正確選擇EMC有源與無源器件及完善電路設計技術

* 降低負載電容，以使靠近輸出端的集電極開路驅動器便于上拉，電阻值盡量大

* 處理器散熱片與芯片之間通過導熱材料隔離，并在處理器周圍多點射頻接地。

*電源的高質量射頻旁路(解耦)在每個電源管腳都是重要的。

* 高質量電源監(jiān)視電路需對電源中斷、跌落、浪涌和瞬態(tài)干擾有抵抗能力

* 需要一只高質量的看門狗

* 決不能在看門狗或電源監(jiān)視電路上使用可編程器件

* 電源監(jiān)視電路及看門狗也需適當的電路和軟件技術，以使它們可以適應大多數的不測情況，這取決于產品的臨界狀態(tài)

* 當邏輯信號沿的上升/下降時間比信號在PCB走線中傳輸一個來回的時間短時，應采用傳輸線技術：

a 、經驗：信號在每毫米軌線長度中傳輸一個來回的時間等于36皮秒

b 、為了獲得最佳EMC特性，對于比a中經驗提示短得多的軌線，使用傳輸線技術

有些數字IC產生高電平輻射，常將其配套的小金屬盒焊接到PCB地線而取得屏蔽效果 。PCB上的屏蔽成本低，但在需散熱和通風良好的器件上并不適用。

時鐘電路通常是最主要的發(fā)射源，其PCB軌線是最關鍵的一點，要作好元件的布局，從而使時鐘走線最短，同時保證時鐘線在PCB的一面但不通過過孔。當一個時鐘必須經過一段長長的路徑到達許多負載時，可在負載旁邊安裝一時鐘緩沖器，這樣，長軌線(導線)中的電流就小很多了。這里，相對的失真并非重要。長軌線中的時鐘沿應盡量圓滑，甚至可用正弦波，然后由負載旁的時鐘緩沖器加以整形。

1.1.4擴展頻譜時鐘

所謂的“擴展頻譜時鐘”是一項能夠減小輻射測量值的新技術，但這并非真正減小了瞬時發(fā)射功率，因此，對一些快速反應設備仍可能產生同樣的干擾。這種技術對時鐘頻率進行1% ~ 2% 的調制，從而擴散諧波分量，這樣在CISPR16或FCC發(fā)射測試中的峰值較低。所測的發(fā)射減小量取決于帶寬和測試接收機的積分時間常數，因此這有一點投機之嫌，但該項技術已被FCC所接受，并在美國和歐洲廣泛應用。調制度要控制在音頻范圍內，這樣才不會使時鐘信號失真，圖2是一時鐘諧波發(fā)射改善的例子。擴展頻譜時鐘不能應用于要求嚴格的時間通信網絡中，比如以太網、光纖、FDD、ATM、SONET和ADSL。

絕大多數來自數字電路發(fā)射的問題是由于同步時鐘信號。非同步邏輯(比如AMULET微處理器，正由steve Furbe教授領導的課題組在UMIST研制)將大大地降低發(fā)射量，同時也可獲得真正的擴頻效果，而不只是集中在時鐘諧波上產生發(fā)射。

1.2模擬器件和電路設計

1.2.1 選擇模擬器件

從EMC的角度選擇模擬器件不象選擇數字器件那樣直接，雖然同樣希望發(fā)射、轉換速率、電壓波動、輸出驅動能力要盡量小，但對大多數有源模擬器件，抗擾度是一個很重要的因素，所以確定明確的EMC訂購特征相當困難。

來自不同廠商的同一型號及指標的運算放大器，可以有明顯不同的EMC性能，因此確保后續(xù)產品性能參數的一致性是十分重要的。敏感模擬器件的廠商提供EMC或電路設計上的信噪處理技巧或PCB布局，這表明他們關心用戶的需求，這有助于用戶在購買時權衡利弊。1.2.2 防止解調問題

大多數模擬設備的抗擾度問題是由射頻解調引起的。運放每個管腳都對射頻干擾十分敏感，這與所使用的反饋線路無關(見圖3)，所有半導體對射頻都有解調作用，但在模擬電路上的問題更嚴重。即使低速運放也能解調移動電話頻率及其以上頻率的信號，圖4表明了實際產品的測試結果。

為了防止解調，模擬電路處于干擾環(huán)境中時需保持線性和穩(wěn)定，尤其是反饋回路，更需在寬頻帶范圍內處于線性及穩(wěn)定狀態(tài)，這就常常需要對容性負載進行緩沖，同時用一個小串聯(lián)電阻(約為500)和一個大約5PF的積分反饋電容串聯(lián)。

進行穩(wěn)定度及線性測試時，在輸入端注入小的但上升沿極陡 (1ns) 的方波信號(也可以通過電容饋送到輸出端和電源端)，方波的基頻必須在電路預期的頻帶內，電路輸出應用100MHz(至少)的示波器和探針進行過沖擊和振鈴檢查，對音頻或儀表電路也應如此，對更高速模擬電路，要選取頻帶更寬