對于數(shù)字電路PCB設計中的EMI控制技術(shù)原理介紹

引言

隨著IC 器件集成度的提高、設備的逐步小型化和器件的速度愈來愈高，電子產(chǎn)品中的EMI問題也更加嚴重。從系統(tǒng)設備EMC /EMI設計的觀點來看，在設備的PCB設計階段處理好EMC/EMI問題，是使系統(tǒng)設備達到電磁兼容標準最有效、成本最低的手段。本文介紹數(shù)字電路PCB 設計中的EMI控制技術(shù)。

1 EMI 的產(chǎn)生及抑制原理

EMI的產(chǎn)生是由于電磁干擾源通過耦合路徑將能量傳遞給敏感系統(tǒng)造成的。它包括經(jīng)由導線或公共地線的傳導、通過空間輻射或通過近場耦合三種基本形式。EMI 的危害表現(xiàn)為降低傳輸信號質(zhì)量，對電路或設備造成干擾甚至破壞，使設備不能滿足電磁兼容標準所規(guī)定的技術(shù)指標要求。

為抑制EMI，數(shù)字電路的EMI設計應按下列原則進行：

* 根據(jù)相關EMC/EMI 技術(shù)規(guī)范，將指標分解到單板電路，分級控制。

* 從EMI 的三要素即干擾源、能量耦合途徑和敏感系統(tǒng)這三個方面來控制，使電路有平坦的頻響，保證電路正常、穩(wěn)定工作。

* 從設備前端設計入手，關注EMC/EMI 設計，降低設計成本。

2 數(shù)字電路PCB 的EMI 控制技術(shù)

在處理各種形式的EMI 時，必須具體問題具體分析。在數(shù)字電路的PCB設計中，可以從下列幾個方面進行EMI 控制。

2.1 器件選型

在進行EMI 設計時，首先要考慮選用器件的速率。任何電路，如果把上升時間為5ns 的器件換成上升時間為2.5ns 的器件，EMI 會提高約4倍。EMI 的輻射強度與頻率的平方成正比，最高EMI 頻率(fknee)也稱為EMI 發(fā)射帶寬，它是信號上升時間而不是信號頻率的函數(shù)：

fknee =0.35/Tr(其中Tr 為器件的信號上升時間)

這種輻射型EMI的頻率范圍為30MHz 到幾個GHz，在這個頻段上，波長很短，電路板上即使非常短的布線也可能成為發(fā)射天線。當EMI 較高時，電路容易喪失正常的功能。因此，在器件選型上，在保證電路性能要求的前提下，應盡量使用低速芯片，采用合適的驅(qū)動/接收電路。另外，由于器件的引線管腳都具有寄生電感和寄生電容，因此在高速設計中，器件封裝形式對信號的影響也是不可忽視的，因為它也是產(chǎn)生EMI 輻射的重要因素。一般地，貼片器件的寄生參數(shù)小于插裝器件，BGA 封裝的寄生參數(shù)小于QFP 封裝。

2.2 連接器的選擇與信號端子定義

連接器是高速信號傳輸?shù)年P鍵環(huán)節(jié)，也是易產(chǎn)生EMI 的薄弱環(huán)節(jié)。在連接器的端子設計上可多安排地針，減小信號與地的間距，減小連接器中產(chǎn)生輻射的有效信號環(huán)路面積，提供低阻抗回流通路。必要時，要考慮將一些關鍵信號用地針隔離。

2.3 疊層設計

在成本許可的前提下，增加地線層數(shù)量，將信號層緊鄰地平面層可以減少EMI 輻射。對于高速PCB，電源層和地線層緊鄰耦合，可降低電源阻抗，從而降低EMI。2.4 布局

根據(jù)信號電流流向，進行合理的布局，可減小信號間的干擾。合理布局是控制EMI的關鍵。布局的基本原則是：

* 模擬信號易受數(shù)字信號的干擾，模擬電路應與數(shù)字電路隔開;

* 時鐘線是主要的干擾和輻射源，要遠離敏感電路，并使時鐘走線最短;

* 大電流、大功耗電路盡量避免布置在板中心區(qū)域，同時應考慮散熱和輻射的影響;

* 連接器盡量安排在板的一邊，并遠離高頻電路;

* 輸入/輸出電路靠近相應連接器，去耦電容靠近相應電源管腳;

* 充分考慮布局對電源分割的可行性，多電源器件要跨在電源分割區(qū)域邊界布放，以有效降低平面分割對EMI 的影響;