基于多層PCB板設(shè)計的電磁兼容（EMC）考量與應(yīng)用

2. 2　20 - H規(guī)則及3 -W法則

在多層PCB板電磁兼容性設(shè)計中，確定多層板電源層與邊沿的距離和解決印制條間的距離有兩個基本原則： 20 - H規(guī)則及3 - W法則 。

20 - H原則：由于磁通之間的連接， RF電流通常存在于電源平面的邊緣，這種層間的耦合稱為邊緣效應(yīng)，當使用高速的數(shù)字邏輯和時鐘信號時，電源平面間會互相耦合RF電流，如圖1所示。 為減小這種效應(yīng)，電源平面的物理尺寸都應(yīng)該比最靠近地平面的物理尺寸至少小20H (H為電源平面和地平面之間的距離) ，電源的邊緣效應(yīng)通常發(fā)生在10H左右， 20H時約10%的磁通被阻斷，如果想達到98%磁通被阻斷的話，則需要100%的邊界值，如圖1所示。 20 - H規(guī)則決定了電源平面和最近的接地平面間的物理距離，這個距離包括敷銅厚度、預(yù)填充和絕緣分離層。 使用20 - H可以提高PCB自身的諧振頻率。

3 - W法則：當兩條印制線間距較小時，兩條線之間會發(fā)生電磁串擾，這會使有關(guān)電路功能失常，為避免這種干擾，應(yīng)保持任何線條間距不小于3倍印制線條寬度，即不小于3W (W為印制線條寬度)。 印制線條寬度取決于線條阻抗的要求，太寬會影響布線密度，太窄會影響傳輸?shù)浇K端的信號完整性和強度。 時鐘電路、差分對、I/O端口的布線都是3 - W原則的基本應(yīng)用對象。 3 - W原則只是表示了串擾能量衰減70%的電磁通量線邊界，若要求更高，如保證串擾能量衰減98%的電磁通量邊界線就必須采用10W間隔。2. 3　地線的布置

首先，要建立分布參數(shù)的概念，高于一定頻率時， 任何金屬導(dǎo)線都要看成是由電阻、電感構(gòu)成的器件。所以接地引線具有一定阻抗并且構(gòu)成電氣回路，不管是單點接地還是多點接地， 都必須構(gòu)成低阻抗回路進入真正的地或機架。 25mm 長的典型印制線大約會表現(xiàn)15～ 20nH電感，加上分布電容的存在，就會在接地板和設(shè)備機架之間構(gòu)成諧振電路。 其次， 接地電流流經(jīng)接地線時，會產(chǎn)生傳輸線效應(yīng)和天線效應(yīng)。 當線條長度為1 /4波長時，表現(xiàn)出很高的阻抗，接地線實際上是開路的， 接地線反而成為向外輻射的天線。 最后，接地板上充滿高頻電流和騷擾形成的渦流，因此，在接地點之間構(gòu)成許多回路，這些回路的直徑(或接地點間距) 應(yīng)小于最高頻率波長的1 /20. 選擇恰當?shù)钠骷窃O(shè)計成功的重要因素，特別是在選擇邏輯器件時，盡量選擇上升時間比5ns長的， 決不要選比電路要求時序快的邏輯器件。

2. 4　電源線的布置

對于多層板， 采用電源層- 地層結(jié)構(gòu)供電，這種結(jié)構(gòu)的特性阻抗比軌線對小得多，可以做到小于1Ω。 這種結(jié)構(gòu)具有一定的電容，不必在每個集成芯片旁加高頻去耦電容。 即使層電容容量不夠，需要外加去耦電容時，也不要加在集成芯片旁邊，可加在印制板的任何地方。 集成芯片的電源腳和地腳可以通過金屬化通孔直接與電源層和地層連接， 所以供電環(huán)路總是最小的。 由于“電流總是走阻抗最小途徑”原則， 地層上的高頻回流總是緊貼在軌線下面走， 除非有地層隔縫阻擋， 因此信號環(huán)路也總是最小的。 可見電源層- 地層結(jié)構(gòu)與軌線對供電相比較， 具有布置簡單靈活、電磁兼容性好等優(yōu)點。

3　結(jié)束語

總之，在多層PCB設(shè)計中，元器件要分組放置， 以防止產(chǎn)生組間干擾; 高速電路位置要安排恰當， 以免通過電場耦合或磁場耦合干擾其他電路; 根據(jù)情況分別設(shè)置地線， 以防止共地線阻抗耦合干擾; 供電環(huán)路面積應(yīng)該減小到最低程度， 且不同電源的供電環(huán)路不要重疊， 以避免產(chǎn)生磁場耦合;不相容的信號線要相互隔離， 以免產(chǎn)生耦合干擾; 還應(yīng)減小信號環(huán)路面積， 以降低環(huán)路輻射和共模輻射.