工程師分析高速數(shù)字電路中電源系統(tǒng)的電磁兼容

電源系統(tǒng)的電磁干擾方式

電源干擾的復(fù)雜性原因之一是包含了許多可變的因素。首先，電源干擾可以以“共模”或“差?！狈绞酱嬖?，這是根據(jù)電磁干擾噪聲對(duì)于電路作用的形態(tài)來(lái)進(jìn)行劃分的，如圖1所示。任何電路中都存在共模和差模電流。共模和差模電流決定了傳播的電磁能量的大小。如果給定一對(duì)導(dǎo)線，一個(gè)返回參考平面，那么這兩種模式中至少有一種將會(huì)存在，但通常是共存。一般來(lái)說(shuō)，差模信號(hào)攜帶數(shù)據(jù)或有用信息，而共模信號(hào)是差模信號(hào)的負(fù)面效果，不包含有用信息，是輻射的主要來(lái)源，解決起來(lái)相當(dāng)?shù)穆闊?/p>

電源系統(tǒng)的電磁干擾類型

造成電源干擾復(fù)雜性的第二個(gè)原因是干擾表現(xiàn)的形式很多，從持續(xù)期很短的尖峰干擾直至電網(wǎng)完全失電，其中也包括了電壓的變化(如電壓跌落、浪涌和中斷)、頻率變化、波形失真(包括電壓和電流的)、持續(xù)噪聲或雜波，以及瞬變等。我們根據(jù)國(guó)內(nèi)外的抗擾度測(cè)試的一系列標(biāo)準(zhǔn)和實(shí)際應(yīng)用中常常出現(xiàn)的問(wèn)題，總結(jié)了電源干擾的常見(jiàn)起因，如表1所示。

電磁干擾的途徑

從電磁兼容標(biāo)準(zhǔn)來(lái)說(shuō)，電磁干擾基本上被分成傳導(dǎo)噪聲和輻射噪聲。這也是一種直觀分類，一種是接觸性的干擾，一種是非接觸性。電磁干擾就其實(shí)際作用于電路的機(jī)理有四種傳輸方式：傳導(dǎo)耦合，電磁場(chǎng)耦合，磁場(chǎng)耦合和電場(chǎng)耦合，如圖1所示。電源系統(tǒng)的板級(jí)電磁兼容設(shè)計(jì)

在實(shí)際的電路設(shè)計(jì)中，要達(dá)到這兩個(gè)目的已經(jīng)越來(lái)越復(fù)雜了。在高速數(shù)字電路系統(tǒng)中，信號(hào)完整性問(wèn)題變得非常的突出。一個(gè)非常重要的問(wèn)題就是電源分配系統(tǒng)的軌道塌陷(Rail Collapse)。由于電源技術(shù)呈現(xiàn)出低電壓、開(kāi)關(guān)電源開(kāi)關(guān)頻率高頻化等一些不利于解決信號(hào)完整性的狀況，電源完整性被作為一個(gè)新的研究方向被提了出來(lái)。 通常電源完整性問(wèn)題主要有兩個(gè)途徑來(lái)解決：優(yōu)化電路板的層疊設(shè)計(jì)及布局布線和增加去耦電容。

去耦電容的PCB設(shè)計(jì)

在印制電路板上，芯片-盤墊-走線所形成的環(huán)路電流所造成的電感則大得多。連接去耦電容到電源軌道的走線電感要比電容上的寄生電感明顯要大。通常的經(jīng)驗(yàn)數(shù)據(jù)是走線電感為10nH/in.。因此當(dāng)其被安裝到這種高電感的安裝結(jié)構(gòu)中，一個(gè)低電感電容的高頻去耦性能會(huì)顯著的降低。普通的表貼電容的ESL基本都是nH級(jí)的，而走線、焊盤設(shè)計(jì)所帶來(lái)的寄生電感的增加要比電容自身的 ESL 明顯得多。在現(xiàn)在的高頻去耦應(yīng)用中，最小化環(huán)路電感也是至關(guān)重要的。一種最小化環(huán)路電感的方式是減少環(huán)路區(qū)域的大小。對(duì)布局來(lái)說(shuō)，將電源軌道走得越近越好，甚至是將電源軌道走在IC之下，這樣就可以減少環(huán)路區(qū)域的面積。盡管如此，對(duì)高頻去耦來(lái)說(shuō)，其性能還是會(huì)受限于走線和電源軌道的電感。通過(guò)使用過(guò)孔在盤墊中的方式，環(huán)路電感還可以進(jìn)一步的降低。

在最優(yōu)的盤墊設(shè)計(jì)下，主導(dǎo)電感的是過(guò)孔和電容的高度。過(guò)孔就像是一個(gè)天然的電感線圈一樣。過(guò)孔的電感值正比于其長(zhǎng)度和直徑。通過(guò)一個(gè)過(guò)孔(8mil)穿過(guò)60mil的電路板連接一個(gè)去耦電容能夠增加1nH的電感。此外，電流傳送的垂直距離會(huì)增加環(huán)路的大小從而增加電感量。最優(yōu)的盤墊設(shè)計(jì)和最小化電容頂部到電源和地層的距離，這樣和去耦電容相關(guān)的電感就被減到最小。

結(jié)束語(yǔ)

快速的信號(hào)邊沿變化使得電路信號(hào)產(chǎn)生振鈴、反射、串?dāng)_、地彈等許多信號(hào)完整性問(wèn)題。而且，這個(gè)問(wèn)題越來(lái)越嚴(yán)重。隨著電路中器件和芯片工作環(huán)境的惡化，電源受到的影響非常嚴(yán)重，電源系統(tǒng)的電磁兼容性設(shè)計(jì)變得更加富有挑戰(zhàn)性和研究?jī)r(jià)值。希望本文能為廣大設(shè)計(jì)者帶來(lái)啟迪。