鋰離子電池管理芯片的研究及其低功耗設(shè)計(jì)案例

②應(yīng)該盡可能地降低功耗以延長供電電池的使用壽命。作為封裝后電池的一部分，芯片的驅(qū)動始終來自被管理的電池，因此要求芯片要有足夠低的電流消耗。

作為一個數(shù)?；旌闲盘栯娐?，可以借鑒已有的一些功耗優(yōu)化方法，但是結(jié)合應(yīng)用特點(diǎn)降低功耗，還要進(jìn)行更深入的理論探索。

因此，研究以單節(jié)鋰離子保護(hù)電路為代表的電池管理芯片的低功耗，從系統(tǒng)功能實(shí)現(xiàn)到數(shù)?；旌闲盘栯娐返凸牡脑O(shè)計(jì)，對電池管理芯片的設(shè)計(jì)乃至SBS的開發(fā)都將有相當(dāng)?shù)慕梃b作用。

1.2數(shù)?；旌闲盘栯娐返牡凸脑O(shè)計(jì)

1.2.1集成電路的低功耗設(shè)計(jì)動因

在集成電路發(fā)展的早期到上世紀(jì)八十年代，功耗問題并不是很突出。在這段時間內(nèi)，由于電路系統(tǒng)規(guī)模普遍較小和CMOS工藝的興起，低功耗尚未被作為IC設(shè)計(jì)的重要因素。

在1968年，Intel公司的創(chuàng)始人之一G. Moore就預(yù)測，每18到24個月，IC的集成度將提高一倍，這就是著名的Moore定律。而事實(shí)上，這四十多年來，IC技術(shù)就是基本上遵循著Moore定律取得了巨大的發(fā)展。集成電路經(jīng)歷了從小規(guī)模集成(SSI)發(fā)展到超大規(guī)模(VLSI)到現(xiàn)在的甚大規(guī)模集成(ULSI)，即一個芯片上可以包含一億以上的元件的水平。雖然量子效應(yīng)和經(jīng)濟(jì)的限制將使IC集成度增長的速度趨緩，但是可以預(yù)見的是，隨著新技術(shù)的采用IC的集成度持續(xù)發(fā)展的勢頭將不會改變。同時，系統(tǒng)的復(fù)雜度也在不斷地提高，即將不同功能的器件和電路都集成到一個芯片上，構(gòu)成一個系統(tǒng)集成芯片(SOC)。顯然，集成電路復(fù)雜度和集成度的提高使得低功耗正成為一個不可或缺的電路設(shè)計(jì)指標(biāo)。

首先，過高的功耗將使芯片容易過熱，電路可靠性下降，最終導(dǎo)致失效。有研究表明，溫度每升高10 C，器件的故障率將提高兩倍;另外，不斷增高的功耗將給芯片的封裝和散熱提出了更高的要求，這不僅會增加成本，而且在小型化應(yīng)用場合中，這種方案往往不被采納。

更重要的是，消費(fèi)類電子產(chǎn)品的發(fā)展和大量應(yīng)用推動了對功耗問題的研究。

低功耗的概念是由電子手表等工業(yè)首次提出的，而在小型化、高集成度的消費(fèi)類電子產(chǎn)品中，為了降低電路成本、提高電路穩(wěn)定性、可靠性，更需要設(shè)計(jì)低功耗電路，以保證在集成度提高時，單位面積維持同樣甚至更低的功耗。同時，因?yàn)樵谶^去的三十年中電池的容量僅僅增加了2～4倍，遠(yuǎn)沒有VLSI技術(shù)的發(fā)展迅速，所以在電池供電系統(tǒng)中，集成電路的低功耗設(shè)計(jì)是延長電池使用壽命的最有效手段。此外，便攜式設(shè)備趨于使用更少的電池，以減小尺寸和重量，也必然要求電路實(shí)現(xiàn)低功耗。和十年前相比，消費(fèi)類電子產(chǎn)品在電子產(chǎn)業(yè)中的比例已從40%快速增長到55%，因此可以說消費(fèi)類電子產(chǎn)品是低功耗設(shè)計(jì)的主要推動力。1.2.2數(shù)?；旌闲盘栯娐返牡凸难芯?/strong>

在這種技術(shù)需求和便攜式電子產(chǎn)品的應(yīng)用需求的強(qiáng)烈推動下，CMOS集成電路低壓低功耗設(shè)計(jì)受到了人們的極大重視。目前，人們對集成電路的功耗研究，主要集中在以下兩個方面：

一是低功耗工藝的研究。這主要集中在減小特征尺寸、降低電源電壓和降低閾值電壓方面。減小特征尺寸，有助于將復(fù)雜系統(tǒng)集成在同一芯片上，進(jìn)行有效地功耗管理。但是當(dāng)特征尺寸縮小到一定程度，熱載流子效應(yīng)、動態(tài)節(jié)點(diǎn)的軟失效將極大地影響著器件的性能，降低電源電壓成為解決上述問題的較好方案。為了保證低壓邏輯電路的驅(qū)動電流不減少和工作頻率不降低，在降低電源電壓的同時也要求降低閾值電壓，但是同比例降低閾值電壓會使漏泄電流指數(shù)級增加。采用多閾值電壓器件或是采用可變閾值電壓技術(shù)有望減小漏泄電流引起的功耗，而這些技術(shù)都比較依賴制造工藝。

二是低功耗設(shè)計(jì)方法的研究。這是目前低功耗研究中最為活躍的領(lǐng)域。在工藝確定的情況下，它包括低功耗的設(shè)計(jì)方法及評估方法，但主要是針對數(shù)字電路。

在保證系統(tǒng)同樣性能的前提下，在芯片設(shè)計(jì)的初期，就從各個層次對功耗進(jìn)行分析優(yōu)化，不僅能夠縮短設(shè)計(jì)周期，還能夠?qū)崿F(xiàn)整體功耗最小化目標(biāo)。從設(shè)計(jì)的角度，低功耗設(shè)計(jì)方法可以分成系統(tǒng)級（System Level）、算法/結(jié)構(gòu)（Architecture/Algorithm Level）、寄存器傳輸級（Register Transfer Level， RTL）、邏輯/門級（Logic/Gate Level）、版圖級（Layout Level）這幾個層次。其中，系統(tǒng)及算法作為低功耗技術(shù)中的高層次，對系統(tǒng)功耗的影響很大。在這種層次上的功耗分析將能對系統(tǒng)功耗進(jìn)行預(yù)測及優(yōu)化，并能實(shí)現(xiàn)幾個數(shù)量級的功耗降低，因此必須加以重視。

有效的功耗評估工具和方法是低功耗研究的另一個重要內(nèi)容。如何在設(shè)計(jì)的不同層次對電路功耗進(jìn)行快速準(zhǔn)確地估計(jì)，也是集成電路設(shè)計(jì)中的一個熱點(diǎn)和難點(diǎn)問題。通常，把功耗評估分為基于隨機(jī)統(tǒng)計(jì)和模擬的方法這兩類。

基于隨機(jī)統(tǒng)計(jì)的功耗估算方法，其基本思想為：先根據(jù)模塊的版圖或邏輯描述，抽取電路或邏輯模型，然后用隨機(jī)產(chǎn)生的輸入流模擬，計(jì)算平均功耗。

它的優(yōu)點(diǎn)是速度較快，而且不需要電路內(nèi)部信息，但功耗估算準(zhǔn)確程度不及基于模擬的方法，因此適用于通常設(shè)計(jì)的早期階段。
基于模擬的功耗估算方法是用一組典型的輸入矢量進(jìn)行功耗模擬，以獲得平均功耗、最大功耗及最小功耗值。基于模擬的方法精度高，但所占存儲空間和模擬時間較大，因此可以用一些啟發(fā)信息來加速收斂，如蒙特卡羅（Monte Carlo）

模擬方法和遺傳算法。其中，蒙特卡羅方