邏輯器件FPGA的永磁無刷直流電機(jī)控制電路

主要介紹基于現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)P-GA)及EDA方法學(xué)的永磁無刷直流電機(jī)控制系統(tǒng)的電子電路設(shè)計。FPGA是一種高密度可編程邏輯器件，其邏輯功能的實現(xiàn)是通過把設(shè)計生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲器(SRAM)來完成的，具有可重復(fù)編程性，可以靈活實現(xiàn)各種邏輯功能。

與ASIC不同的是，PCA本身只是標(biāo)準(zhǔn)的單元陣列，沒有一般IC所具有的功能，但用戶可以根據(jù)需要，通過專門的布局布線工具對其內(nèi)部進(jìn)行重新編程，在最短的時間內(nèi)設(shè)計出自己專用的集成電路，從而大大提高了產(chǎn)品的競爭力。由于它以純硬件的方式進(jìn)行并行處理，而且不占用CPU資源，所以可以使系統(tǒng)達(dá)到很高的性能。這種新的設(shè)計方法可以把A/D接口、驅(qū)動器接口、通信接口集成在一塊芯片上，同時在算法上完成位置、速度甚至電流算法，從而實現(xiàn)真正的片上可編程系統(tǒng)(SoPC)。這將成為下一代高性能伺服控制器集成化設(shè)計的一個趨勢。

下面針對永磁無刷直流電機(jī)模塊化設(shè)計的思想，介紹基于FPGA的控制系統(tǒng)的電子電路設(shè)計方法，其控制系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 控制系統(tǒng)結(jié)構(gòu)圖

電路由電源模塊，電壓轉(zhuǎn)化模塊，F(xiàn)PCA模塊，驅(qū)動電路模塊，斬波電流、電壓檢測模塊，繞組電流檢測模塊，A/D模塊，通信模塊，外擴(kuò)存儲器模塊等部分組成。首先，由FPGA產(chǎn)生5路PWM波，其中3路用于永磁無刷直流電機(jī)換相，1路用于斬波，另1路用于再生能耗調(diào)節(jié)制動電流。三相換相PWM經(jīng)驅(qū)動電路控制電機(jī)的換相，這3路PWM只用于換相不進(jìn)行調(diào)制，由斬波環(huán)節(jié)進(jìn)行調(diào)制。

電機(jī)繞組電流經(jīng)求偏、放大、濾波通過A/D(ADS7864)轉(zhuǎn)換進(jìn)人FPGA(XC3S200)，經(jīng)PID調(diào)節(jié)器控制電流環(huán);同樣，斬波電壓電流經(jīng)濾波通過A/D轉(zhuǎn)換也進(jìn)人FPGA。圖2所示為FPCA的最小系統(tǒng)電路，XCF02S為FPGA XC3S200的配置芯片，TPS767D325是電源芯片，將+5V電源電壓轉(zhuǎn)換為+2.5V和+3.3V供給FPGA，電源芯片LM317將+5V電源電壓轉(zhuǎn)換為+1.2V供給FPGA；FPGA的時鐘選為50MHz，晶體振蕩器為50MHz有源晶振，輸出的時鐘信號電壓

的高電平為+3.3V。

圖2 斬波器電感電流檢測電路

永磁無刷直流電機(jī)電樞電流檢測信號調(diào)理電路和DC/DC BUCk變換器輸出電壓檢測信號調(diào)理電路參見圖3-16c和d，其功率電路如圖3所示。

由FPGA實現(xiàn)的各個模塊VHDL語言編寫的功能程序代碼參見附錄部分。