基于LAN的高集成度數(shù)據(jù)采集設(shè)備研制

軟件上利用DM642內(nèi)嵌的DSP/BIOS操作系統(tǒng)和NDK完成網(wǎng)絡(luò)控制;利用DSP/BIOS提供的多線程機(jī)制實(shí)現(xiàn)對(duì)數(shù)據(jù)采集通道的任務(wù)管理。實(shí)際應(yīng)用表明該設(shè)備設(shè)計(jì)合理，運(yùn)行穩(wěn)定，滿足了實(shí)際要求。

0 引言

數(shù)據(jù)采集設(shè)備是測(cè)試系統(tǒng)中不可缺少的一部分，數(shù)據(jù)采集需要針對(duì)不同類型的需求，需要有高速A/D、低速A/D、數(shù)字多用表等功能，傳統(tǒng)數(shù)據(jù)采集設(shè)備是用一種儀器進(jìn)行一類測(cè)試，通過多種儀器組合實(shí)現(xiàn)一組完整測(cè)試，這種由多種儀器堆疊起來的數(shù)據(jù)采集系統(tǒng)具有體積和重量較大、成本較高、維護(hù)困難等諸多問題。針對(duì)這些問題，為完成某系列型號(hào)裝備自動(dòng)測(cè)試任務(wù)，設(shè)計(jì)實(shí)現(xiàn)了一種高集成度數(shù)據(jù)采集設(shè)備。該設(shè)備需實(shí)現(xiàn)100 M高速A/D、雙通道隔離A/D、6通道低速A/D和數(shù)字多用表功能，采集數(shù)據(jù)通過LAN傳輸給上位機(jī)。輸入前端調(diào)理電路支持寬范圍多種信號(hào)輸入，并采用超寬輸入范圍的保護(hù)電路，實(shí)現(xiàn)設(shè)備通用性的同時(shí)保證其安全可靠。本設(shè)計(jì)采用DSP+FPGA架構(gòu)，利用DSP/BIOS實(shí)時(shí)操作系統(tǒng)，結(jié)合TI提供的NDK 網(wǎng)絡(luò)開發(fā)工具包，選用高集成度芯片，在10 cm×18 cm面積上設(shè)計(jì)實(shí)現(xiàn)該數(shù)據(jù)采集系統(tǒng)。

1 總體設(shè)計(jì)

設(shè)備的總體結(jié)構(gòu)如圖1所示。設(shè)備能夠接入到以太網(wǎng)中，并能夠被計(jì)算機(jī)遠(yuǎn)程訪問。

計(jì)算機(jī)中網(wǎng)絡(luò)通訊程序控制設(shè)備進(jìn)行數(shù)據(jù)采集并讀取數(shù)據(jù)。整個(gè)設(shè)備以DSP+FPGA核心，包含高速A/D、低速隔離A/D、低速非隔離A/D和數(shù)字多用表。DSP選用TI公司主頻720 MHz、32 b定點(diǎn)高性能的TMS320DM642,DM642完成了網(wǎng)絡(luò)、主控功能。利用DM642的自帶的網(wǎng)絡(luò)功能接口，結(jié)合TI提供的網(wǎng)絡(luò)功能開發(fā)包(NDK)實(shí)現(xiàn)網(wǎng)絡(luò)通訊功能。采用DSP/BIOS實(shí)現(xiàn)分配調(diào)度線程、數(shù)據(jù)采集任務(wù)和網(wǎng)絡(luò)控制傳輸任務(wù)，實(shí)現(xiàn)對(duì)數(shù)據(jù)采集、存儲(chǔ)和網(wǎng)絡(luò)通訊的控制。FPGA選用Altera公司的CycloneⅢ系列低成本工業(yè)級(jí)的EP3C55F484I8,編寫接口邏輯實(shí)現(xiàn)與DM642的數(shù)據(jù)交互，編寫譯碼邏輯、高速A/D控制邏輯、低速A/D控制邏輯、數(shù)字多用表控制邏輯實(shí)現(xiàn)數(shù)據(jù)采集功能。

2 硬件設(shè)計(jì)

2.1 網(wǎng)絡(luò)接口設(shè)計(jì)

TMS320DM642 自帶一個(gè)網(wǎng)絡(luò)功能接口，由EMAC控制模塊、EMAC 模塊和MDIO 模塊組成[4],符合IEEE802.3協(xié)議，在設(shè)計(jì)網(wǎng)絡(luò)通訊接口時(shí)只需要外接一片網(wǎng)絡(luò)收發(fā)芯片即可，DM642的網(wǎng)絡(luò)功能模塊如圖2所示。

網(wǎng)絡(luò)收發(fā)芯片選用美國國家半導(dǎo)體公司推出的DP83640,其MII接口與DM642 的EMAC 接口直連，MII接口包括接收總線和發(fā)送總線，接收部分包括接收數(shù)據(jù)線RXD[30],接收錯(cuò)誤標(biāo)志RX_ER,接收數(shù)據(jù)有效標(biāo)志RX_DV 和數(shù)據(jù)同步接收時(shí)鐘信號(hào)RX_CLK,當(dāng)工作在10 Mb/s 時(shí)，RX_CLK 為2.5 MHz,工作在100 Mb/s 時(shí)，RX_CLK 為25 MHz.發(fā)送部分包含發(fā)送數(shù)據(jù)線TXD[30],發(fā)送使能位TX_EN,和發(fā)送時(shí)鐘TX_CLK,同樣，時(shí)鐘可以為2.5 MHz或者25 MHz.另外，MII接口帶有沖突檢測(cè)信號(hào)COL,用于檢測(cè)在半雙工模式下發(fā)送和接收同時(shí)發(fā)生的情況。該芯片具有的IEEE1588功能方便日后設(shè)備升級(jí)時(shí)鐘同步功能。

2.2 A/D采集模塊設(shè)計(jì)

A/D 采集單元分為1 路高速采集和8 路低速采集兩部分，其中低速采集部分，分為2路隔離通道和6路非隔離通道，總圖框圖如圖3 所示。高速采集通道選用14 位的A/D6645,最高采樣率105 MSPS,并行輸出。低速采集通道選用24位的A/DS1278,單片并行8通道，最高采樣率144 KSPS,采用8 路串行輸出，同時(shí)采集8 路輸入信號(hào)。兩路隔離通道選用A/D215隔離運(yùn)放。

兩路隔離通道輸入電壓范圍±380 V,輸入阻抗為10 MΩ，1 路高速通道和6 路非隔離通道前端均采用運(yùn)放衰減，分別實(shí)現(xiàn)±5 V 和±40 V 電壓輸入范圍，高輸入阻抗和寬范圍電壓輸入范圍使該設(shè)備能夠適應(yīng)大部分被測(cè)系統(tǒng)，實(shí)現(xiàn)了設(shè)備的通用化。每通道前端采用壓敏電阻和自恢復(fù)保險(xiǎn)絲設(shè)計(jì)寬范圍高可靠保護(hù)電路，保證設(shè)備的穩(wěn)定性和安全性。

2.3 數(shù)字多用表模塊設(shè)計(jì)

該設(shè)備對(duì)數(shù)字多用表測(cè)量速度、精度要求不是很高，但要求電路板的體積盡可能的小，因此在數(shù)字多用表電路設(shè)計(jì)上，選用了MAXIM 公司生產(chǎn)的MAX134 作為測(cè)量的核心芯片。MAX134 是單片智能數(shù)字多用表專用芯片，在其外圍配置少量元器件，設(shè)計(jì)簡單的電路即可實(shí)現(xiàn)精度達(dá)到3位半的數(shù)字多用表。該設(shè)備的數(shù)字多用表功能框圖如圖4所示。采用繼電器實(shí)現(xiàn)功能切換;電阻分壓器實(shí)現(xiàn)0~400 V交、直流電壓輸入;0.1 Ω和1 Ω采樣電阻實(shí)現(xiàn)0~4 A交、直流電流轉(zhuǎn)換為電壓信號(hào)輸入;AC/DC轉(zhuǎn)換模塊采用有效值轉(zhuǎn)換芯片A/D637,實(shí)現(xiàn)交流信號(hào)轉(zhuǎn)直流;參考穩(wěn)壓源提供電阻測(cè)試的參考電壓，實(shí)現(xiàn)0~40 MΩ 電阻測(cè)量;外圍元器件實(shí)現(xiàn)MAX134 正常工作所需的晶振、電源、濾波等功能。

LAN的高集成度數(shù)據(jù)采集設(shè)備研制" src="/uploadfile/dygl//201312/20131213060358297.jpg" width="450" height="234" styl

上一頁 1 2 3 下一頁