基于MATLAB的1.5位/級(jí)10位流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器系統(tǒng)仿真(圖)

1.5位/級(jí)10位流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)分析
　　1.5位/級(jí)10位流水線模數(shù)轉(zhuǎn)換器采用了圖1所示的結(jié)構(gòu)，共九級(jí)實(shí)現(xiàn)10位數(shù)字輸出。每級(jí)流水線包括子模數(shù)轉(zhuǎn)換器（adc）、子數(shù)模轉(zhuǎn)換器（dac）、減法電路和增益電路。輸入的模擬信號(hào)經(jīng)采樣保持（s/h）后送到第一級(jí)，每級(jí)子adc產(chǎn)生兩位數(shù)字輸出，同時(shí)保持的輸入信號(hào)減去由子dac變換輸出的模擬量，余量被殘差放大器放大2倍后送入下一級(jí)。其中前八級(jí)，采用相同的1.5位/級(jí)，第九級(jí)則是一個(gè)標(biāo)準(zhǔn)的2位flash adc。由九級(jí)產(chǎn)生的18位數(shù)字量送到數(shù)字校正電路，產(chǎn)生10位數(shù)字輸出。

　　這種流水線結(jié)構(gòu)的每級(jí)應(yīng)用框圖如圖2所示。為了簡(jiǎn)單一些，圖中只畫(huà)了單邊結(jié)構(gòu)，實(shí)際應(yīng)用中是采用全差分結(jié)構(gòu)。這里采用了開(kāi)關(guān)電容電路，在兩相不交疊時(shí)鐘下工作。在第一相時(shí)鐘其間，輸入信號(hào)vin被加到子adc上，子adc有兩個(gè)比較電壓，vref/4，-vref/4。輸入信號(hào)的變化范圍是從-vref到+vref（差分結(jié)構(gòu)）。同時(shí)，輸入信號(hào)vin也被加到采樣電容cs和cf上。在第一相時(shí)鐘結(jié)束時(shí)，vin通過(guò)cs和cf被采樣，并且子adc的輸出被鎖存。在第二相時(shí)鐘時(shí)，cf另一端接到運(yùn)放的輸出端，形成負(fù)反饋。而cs的另一端則接到dac的輸出端。通過(guò)這個(gè)結(jié)構(gòu)在vo端將產(chǎn)生殘差輸出。子adc的輸出通過(guò)一個(gè)模擬多路器來(lái)選擇dac的輸出電壓vdac。1.5位/級(jí)流水線模數(shù)轉(zhuǎn)換器的每級(jí)傳輸函數(shù)如下。

1.5位/級(jí)10位流水線模數(shù)轉(zhuǎn)換器的仿真模型
　　本文建立的10位流水線模數(shù)轉(zhuǎn)換器是由九級(jí)級(jí)聯(lián)而成的，前8級(jí)采用了相同的結(jié)構(gòu)。下面給出了前8級(jí)每級(jí)的模型以及第九級(jí)的模型，如圖3所示。
　　　　　　　　　　　　　　　
　　圖(a)中子adc模塊是對(duì)采樣以后的模擬信號(hào)與參考電壓進(jìn)行比較輸出兩位的數(shù)字量，同時(shí)這兩位的數(shù)字量經(jīng)譯碼器譯碼后送到子dac，作為子dac進(jìn)行數(shù)模轉(zhuǎn)換的依據(jù)。子dac模塊主要是根據(jù)子adc提供的數(shù)字量進(jìn)行模數(shù)轉(zhuǎn)換，輸出一個(gè)模擬量送到加法器。圖(b)是一個(gè)標(biāo)準(zhǔn)的2位flash結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器，其原理及實(shí)現(xiàn)的功能跟上述子adc基本相同。

1.5位/級(jí)10位流水線模數(shù)轉(zhuǎn)換器系統(tǒng)的仿真
　　圖4是1.5位/級(jí)10位流水線模數(shù)轉(zhuǎn)換器的九級(jí)系統(tǒng)模型，其中上面的前8個(gè)框圖結(jié)構(gòu)與圖3中的圖(a)相同，第九個(gè)框圖與圖(b)相同。圖中的下半部分為數(shù)字校正電路，因?yàn)橛辛诉@部分?jǐn)?shù)字校正電路，使模數(shù)轉(zhuǎn)換器對(duì)子adc中比較器的要求大大降低，其誤差可以達(dá)到±1/2lsb。