電源網(wǎng)格的基本知識介紹

　　替代昂貴的晶體管級仿真的另外一種方法是利用門級或更高層工具從活動信息中獲取以觸發(fā)數(shù)據(jù)形式出現(xiàn)的平均電流。觸發(fā)數(shù)據(jù)其實只是一個門在上千個時鐘的仿真周期內(nèi)完成高低電平切換的次數(shù)。將這些觸發(fā)數(shù)據(jù)除以時鐘周期數(shù)就可以得到活動信息。例如，一個存儲器電路的內(nèi)核的活動性可能是0.02%，而一個數(shù)據(jù)路徑可能接近5%。對與電源網(wǎng)格相連的晶體管來說，這些因子可以轉(zhuǎn)換成平均電流信息。

　　當然，設計師必須判斷整個電源網(wǎng)格上流動的平均電流，以便評估給定設計的可靠性風險。只是判斷被隔離了的模塊平均行為是不夠的，因為模塊在全芯片流程中可能只是周期性的工作。此外，即使對電源網(wǎng)格中的一部分作改動也會對全局有影響。數(shù)據(jù)壓縮也是不能使用的，因為數(shù)據(jù)壓縮本身可能會掩蓋某些真正的EMI問題。因此除非整個芯片作為一個實體得到了全面的驗證，否則仍然存在EMI預測精度不足的風險。任何用作該用途的工具必須具備分析百萬個電阻網(wǎng)絡的能力。

　　電源網(wǎng)格分析現(xiàn)已成為出帶之前一個關鍵的設計驗證部分。由于IR壓降、地線反彈和EMI的存在，IC電源分配系統(tǒng)的設計變得異常復雜。在較早以前，對電源網(wǎng)格進行DRC、LVS和手工計算即可確保得到一個完美的電源網(wǎng)格設計，花較多的精力設計電源網(wǎng)格在當時被認為是一種可以接受的解決方案。而在當今激烈競爭的市場上，過多地考慮電源網(wǎng)格會導致良品率下降，設計缺乏競爭性，而考慮欠妥也會導致出帶失敗、流片反復和代價高昂的現(xiàn)場故障－終究無法兩全其美。