借用同步整流架構(gòu)提高電源轉(zhuǎn)換器效率

　　隨著消費(fèi)性電子的發(fā)展，各種供電電源如適配器所消耗的電能占全球能耗的比例急劇加大，成為不可忽視的耗能「大戶」。以美國(guó)為例，每年適配器須要消耗電能3，000億度，占整個(gè)國(guó)家每年用電總量的11%。

　　現(xiàn)今節(jié)能減碳聲浪不斷提高，各國(guó)政府法規(guī)對(duì)電源的要求也越來(lái)越嚴(yán)格。美國(guó)能源部（Department of Energy， DoE）針對(duì)External Power Supply公告新的要求NOPR（Notice of Proposed Rulemaking），將對(duì)電源供應(yīng)廠與相關(guān)節(jié)能零件帶來(lái)新的挑戰(zhàn)，表1為針對(duì)效率的要求。詳細(xì)資料可參考美國(guó)能源部官方網(wǎng)站。

　　同步整流晶片加速取代二極管

　　手持式電子產(chǎn)品如平板裝置（Tablet Device）、智慧型手機(jī)等的風(fēng)行，相對(duì)地亦開(kāi)始要求電源充電器的尺寸必需短小輕薄，這些因素也對(duì)電源設(shè)計(jì)造成新的挑戰(zhàn)。

　　近年來(lái)電子技術(shù)的發(fā)展，使得電路的工作電壓越來(lái)越低、電流越來(lái)越大。低電壓工作有利于降低電路的整體功率消耗，但也給電源設(shè)計(jì)提出新的難題。

　　開(kāi)關(guān)電源的損耗主要由三部分組成，分別為功率開(kāi)關(guān)元件、變壓器及輸出端整流管的損耗。在低電壓、大電流輸出的情況下，整流二極體的導(dǎo)通壓降較高，輸出端整流管的損耗尤為突出?？旎謴?fù)二極體（FRD）或超快恢復(fù)二極體（SRD）可達(dá)1.0或1.2伏特（V），即使採(cǎi)用低壓降的蕭特基二極體（SBD），也會(huì)產(chǎn)生大約0.5~0.6伏特的壓降，這就導(dǎo)致整流損耗增大、電源效率降低。整流管上的損耗也會(huì)達(dá)到電源總損耗的60%以上。

　　因此，傳統(tǒng)的二極體整流電路已無(wú)法滿足實(shí)現(xiàn)低電壓、大電流開(kāi)關(guān)電源高效率及小體積的需要，成為制約交流對(duì)直流（AC-DC）電源供應(yīng)器提高效率的瓶頸。為能有效降低功耗及溫升，近來(lái)使用同步整流技術(shù)以取代整流二極管蔚為風(fēng)潮。

　　同步整流是採(cǎi)用通態(tài)電阻極低的專用功率金屬氧化物半導(dǎo)體場(chǎng)效電晶體（MOSFET），來(lái)取代整流二極體以降低整流損耗的一項(xiàng)新技術(shù)，它能提高開(kāi)關(guān)電源供應(yīng)器的效率。MOSFET屬于電壓控制型元件，它在導(dǎo)通時(shí)的伏安特性呈線性關(guān)係。以功率MOSFET做整流器時(shí)，要求閘極電壓必須與被整流電壓的相位保持同步才能完成整流功能，故稱之為同步整流。

　　晶片商競(jìng)推同步整流晶片

　　MOSFET耗損主要由內(nèi)阻（Rdson）決定（切換速度《200kHz），蕭特基二極體耗損則由順向壓降（Vf）來(lái)決定。當(dāng)多顆MOSFET并聯(lián)時(shí)內(nèi)阻會(huì)成倍數(shù)下降，理論上并聯(lián)無(wú)數(shù)顆MOSFET時(shí)，內(nèi)阻會(huì)趨近于零幾乎沒(méi)有耗損。但蕭特基二極體物理上存在最低屏蔽順向壓降約0.3伏特，不論并聯(lián)多少顆蕭特基二極體，最低都有此屏蔽壓降，因此最低也會(huì)約有耗損Ploss=0.3×輸出電流。

　　基本單端自激、隔離式降壓同步整流電路如圖1所示。V1及V2為功率MOSFET，在次級(jí)電壓的正半周，V1導(dǎo)通，V2關(guān)斷，V1起整流作用；在次級(jí)電壓的負(fù)半周，V1關(guān)斷，V2導(dǎo)通，V2起到續(xù)流作用。同步整流電路功率耗損包括V1及V2導(dǎo)通損耗及閘極驅(qū)動(dòng)損耗。當(dāng)開(kāi)關(guān)頻率低于200kHz時(shí)，導(dǎo)通耗損占主導(dǎo)地位。

　　圖1 單端降壓式同步整流器的基本塬理圖

　　自激式的同步整流架構(gòu)很簡(jiǎn)單，但是為能確保在使用時(shí)不發(fā)生失控電路燒毀或不穩(wěn)定情形，周邊須加入保護(hù)電路，因此近年來(lái)各廠商陸續(xù)推出二次側(cè)同步整流控制IC。

　　ZCD和預(yù)測(cè)式同步整流技術(shù)分庭抗禮

　　自90年代末期同步整流技術(shù)誕生以來(lái)，開(kāi)關(guān)電源技術(shù)得到極大的發(fā)展，採(cǎi)用IC控制技術(shù)的同步整流方案已為研發(fā)工程師普遍接受，現(xiàn)在的同步整流技術(shù)分為兩大類，分別為零電流偵測(cè)（ZCD）及預(yù)測(cè)式（Prediction）的同步整流方案。

　　不論使用何種方案，效率的提升主要決定于MOSFET的選擇，由于開(kāi)關(guān)電源供應(yīng)器的使用頻率，通常是在200kHz以下，因而MOSFET的內(nèi)阻決定大部分的效率的提升。

　　ZCD有恩智浦（NXP）、國(guó)際整流器（IR）和安森美（ON Semiconductor）等廠家投入，預(yù)測(cè)式則是擎力科技的專利。這兩種方案各有優(yōu)點(diǎn)，ZCD的周邊零件較少、調(diào)整較易、適用于非連續(xù)導(dǎo)通模式 （DCM）；而預(yù)測(cè)式的優(yōu)點(diǎn)是可同時(shí)使用于DCM及連續(xù)導(dǎo)通模式（CCM）之間、不挑選MOSFET和死區(qū)（Dead Time）可調(diào)整。

　　所謂ZCD就是當(dāng)偵測(cè)到MOSFET汲極的電流為零時(shí)，IC輸出一個(gè)高位準(zhǔn)給MOSFET，由于是偵測(cè)電流，因而MOSFET的內(nèi)阻變化會(huì)影響到電流，為了操作安全，各廠商均設(shè)定在-200？300毫伏特（mV）才做切換（圖2）。

　　圖2 ZCD電流偵測(cè)圖示

　　預(yù)測(cè)式是利用上一波形來(lái)預(yù)測(cè)下一波形，因此可以在MOSFET的Vds電壓上升之前，提前截止Vgs，以避免MOSFET的交越。

　　圖3和圖4分別為工作在CCM、DCM下的同步工作波形，其中上方波形為同步MOS的Vds波形，下方波形為SP6018輸出波形。因?yàn)榫哂兴绤^(qū)編程控制功能，能保證電源安全地工作在CCM模式，這也是業(yè)界唯一能出色應(yīng)對(duì)連續(xù)模式的同步整流控制IC。

　　圖3 連續(xù)導(dǎo)通模式

　　圖4 非連續(xù)導(dǎo)通模式

　　在綠能意識(shí)不斷抬頭下，開(kāi)關(guān)電源供應(yīng)器的效率要求也會(huì)愈來(lái)愈高，使用同步整流方案能將現(xiàn)有系統(tǒng)的效率提高2？4%并可降低溫度10？20℃，尤其是在大電流、低電壓輸出時(shí)其效益更為明顯。為能符合手提式產(chǎn)品對(duì)電源充電器要求短小輕薄的要求，CCM操作模式加上同步整流將成為主流。