[數(shù)字電源系列文章]數(shù)字電源排序

電源轉(zhuǎn)換的構件

讓我們來看一下自己的電源構件和工具，并了解我們會給自身帶來何種類型的麻煩。為簡單起見，我們假定擁有一個通用的電源構件(UPB)以及所有常見的“麻煩制造者”(例如：FPGA和微控制器、以及邏輯器件等)。我們的UPB具有一個簡單的接口：

圖1：電源構件。

我們簡單的電源轉(zhuǎn)換器具有單個VIN/VOUT、一個PMBus接口、一個輸入信號(CONTROL)、以及兩個輸出信號(POWER GOOD和FAULT/)。

CONTROL

CONTROL信號負責輸出的接通和關斷。其為高電平有效，并具有一個內(nèi)部上拉電阻器。

POWER GOOD

POWER GOOD信號在輸出通電時為高電平，而且它處于有效范圍之中。

FAULT/

FAULT/信號為低電平有效，開路漏極，并在電源構件具有某種故障時被置為有效。如果存在某種故障，則ALERT/被置為有效，并且可以通過PMBus讀取故障信息。不是所有的電源轉(zhuǎn)換器都將具有一個POWER GOOD和一個FAULT/，我們不需要兩者兼?zhèn)?。幾乎在每種場合中，F(xiàn)AULT/皆可作為POWER GOOD的“替身”。

設計方案一

現(xiàn)在我們來設計某種方案，這樣就可以將之拆解并設計另一種方案，從而一次比一次做得更好。

假設我們有一個系統(tǒng)，此系統(tǒng)具有一個中間總線控制器(IBC)和以下的電源軌：48V、19V、5.0V、3.3V、1.2V、0.8V。

我們決定把這些電源軌構造為一種層級體系。不過，我們需要一種用于上電的不同控制結構。

圖2：簡單的電源結構。

對于實際的設計，不要擔心電源層級體系或邏輯是否正確。要緊的是這種結構“類型”所產(chǎn)生的影響。我們來研究一下其優(yōu)缺點。

從好的方面來說，不管是在原理上還是對于實現(xiàn)，它都是很簡單的。添加LED指示器或者利用一個FPGA或微處理器的GPIO來讀取電源良好信息將非常容易。如果出現(xiàn)故障情況，POWER GOOD將讓系統(tǒng)知道某個電源軌發(fā)生了故障。

從壞的方面來說，假如存在某種故障，而且倘若系統(tǒng)必須關斷所有的電源，那么就必須按照與其上電時相同的順序把它們逐個關斷(別無選擇)。這意味著，位于最下游的電源軌將由于失去電源而斷電，而不是通過其控制引腳來實現(xiàn)斷電。

由于沒有定時控制，因此將不得不增添額外的電路以在電源軌之間安置延遲。如果在電源軌之間添加一個延遲，則該延遲將僅適用于上電，因為一個饋電電源軌上的電源將在斷電時丟失，因而將在POWER GOOD信號可以使其關斷之前關斷其所依賴的電源軌。

對于這種結構“類型”，如果您出現(xiàn)任何錯誤，那么將必需進行PCB的重新布局，而且在等待的過程中，您將被迫修改設計中的導線(別無選擇)，或者去“享受”漫長的休息時間。

設計方案二

如果我們將邏輯電路集中管理，就能做得更好。一個可編程器件(例如：FPGA或微處理器)能夠管理所有的邏輯電路。

通過把所有的邏輯線路均排布至GPIO，控制器即可實現(xiàn)針對排序順序(接通和關斷)以及定時操作的全面控制。其可在希望改變Verilog或C代碼時隨時變更。我已經(jīng)標示了控制器上的PMBus(但并未繪出所有的接線)，而利用PMBus，控制器現(xiàn)在還能控制電平和故障行為特性。

圖3：采用控制器的電源結構。

就優(yōu)點而言，該設計具有靈活性，而且您不會陷入焦頭爛額的困境。假如您在控制結構中出錯，無需重新布局即可加以修復。

就缺點來說，您不得不改變Verilog或C，而且有可能需對固件重新實施測試和鑒定。另外，這種設計還必需進行大量的布線。每個POL需要5根控制線，而且它們單獨地排布至控制器。假設我們有一個20軌系統(tǒng)，由于PMBus的原因，將需要42個GPIO引腳。

所以，這種設計雖然具有靈活性，但需要很多的GPIO并占用大量的PCB面積資源。

設計方案三

當與PMBus及智能數(shù)字電源POL組合時，我們可以采用開路漏極控制的特性來簡化控制器。

所有的CONTROL引腳連接在一起，而所有的FAULT/引腳連接在一起。這意味著一個20軌系統(tǒng)只需要5根接線，從而使IO引腳的數(shù)目減少了8倍。

圖4：簡化的控制器。

讓我們來看看這是怎樣奏效的。CONTROL引腳為高電平有效。其受控于GPIO0(這被設定為“開路漏極”)。由于CONTROL引腳為開路漏極，這意味著POL也可將其拉至低電平。

當POL復位時，它將把CONTROL引腳拉至低電平，直到其準備好響應一個外部信號為止。這意味著倘若控制器速度過快，則不會有任何一個POL接通(直到它們?nèi)空_復位為止)，而且系統(tǒng)何時上電取決于最慢的POL復位。如果控制器速度較慢，則其在釋放CONTROL線時負責控制上電。

您可能對排序感到困惑不解。我們失去對它的控制了嗎？不，沒有，因為PMBus具有一個TON_DELAY命令，而且其數(shù)值一般存儲在POL的非易失性存儲器(NVM)中。它可由控制器來設定，也可以采用一種外部工具存儲于NVM中。

FAULT/引腳亦為開路漏極并受控于GPIO1，而且它們既是輸入也是輸出。這意味著當出現(xiàn)任何電源軌故障時，所有的電源軌都將在FAULT引腳被拉至低電平時得到通知。而且，當FAULT/被拉至低電平時，ALERT/被置為有效。于是，控制器獲知存在某種故障。眾人皆知，這款設計的關鍵之處便在于此。

現(xiàn)在，關于故障處理您可以有幾種選項。PMBus能夠利用一個報警響應地址(ARA)來響應ALERT/，這可獲得所有具某種故障之POL的地址，并隨后查詢每個POL以了解故障信息。接著，其可采用一個決策樹并按照需要以任何順序關斷電源軌?；蛘?，它也可以立即關斷全部的電源軌，而讓PMBus TOFF_DELAY來管理定時。

許多POL具有增強型故障管理功能，并可直接響應故障(請記住，F(xiàn)AULT/也是一個輸入)。典型響應為：

? 重試

? 立即關斷

? 斜坡關斷

當POL具備這些高級特性時，Verilog或C代碼的工作負荷就會大大減輕，因為POL可利用一種外部工具(通過PMBus和外部接口及軟件)來編程。此外，當采用FAULT/引腳時，針對故障的響應速度要比處理ALERT/的響應速度快得多。

設計方案三的權衡折衷

如果有了增強型的POL，即可實施權衡取舍。假如故障邏輯對于共用的FAULT/線來說過于復雜，則只需增添一個控制器。如果故障邏輯很簡單，那么可以采用一種工具來配置故障行為特性，且不必使用控制器?；蛘?，也可以使用一個控制器來實現(xiàn)遠端采樣和其他功能，但采用FAULT/引腳來執(zhí)行故障處理。而且，假如發(fā)現(xiàn)其不能處置所有的故障情況，您始終能夠增添用于故障處理的代碼并加以變更。對于CONTROL引腳采取了相似的折衷方案。您還可以采用PMBus取而代之。在該場合中，CONTROL引腳仍將推遲接通，直到所有的POL均已完成復位為止。

當CONTROL和FAULT引腳共用、且有一個用于PMBus的控制器時，可實現(xiàn)最大的靈活性。利用這種設計，在PCB制作完成之后可具有全面的靈活性。

電源良好(Power Good)

可能您沒有注意到，我并未使用POWER GOOD。某個電源軌什么時候處于良好狀態(tài)，關于這一點您在接通另一個電源軌之前無需知曉。如果全部電源軌由TON_DELAY控制，而一個未能及時處于就緒狀態(tài)，則將發(fā)生某種故障。PMBus規(guī)定了TON_MAX_FAULT_LIMIT，這限定了某一電源軌必須在多長的時間里斜坡上升并進入容差范圍之內(nèi)。倘若某個電源軌到這個時候尚未處在規(guī)格指標之內(nèi)，則將出現(xiàn)故障，從而阻止其他電源軌接通。

設計原理是：沒有消息就是好消息。如果系統(tǒng)需要知道什么時候全部電源軌都已上電，則只需把一個簡單的定時器設定至由所有TON_DELAY規(guī)定的最長時間即可?；蛘?，控制器也可執(zhí)行最后一個POL之狀態(tài)的PMBus查詢。

在某些器件中，可以把FAULT/引腳重新配置為POWER GOOD引腳。這使得您能夠在真正需要的時候擁有POWER GOOD，但將失去故障信息共享(fault sharing)引腳。于是，您可能希望有一個控制器來響應ALERT/?；蛘撸谳^為簡單的系統(tǒng)中，ALERT/有可能奪取CONTROL引腳的功能，并在出現(xiàn)某種故障時關斷所有的電源軌。

在實際當中，POWER GOOD通常并不是必不可少的。不過，假如您真的需要