線性穩(wěn)壓器：工作原理極其補(bǔ)償

需要注意的是，只要漏電流隨電壓單調(diào)遞增都將得到這個(gè)負(fù)反饋（例如MOSFET）。這樣就保證了(3)式中在任何時(shí)刻都至少有兩項(xiàng)大于等于零。

對于更高的頻率，(3)式中剩下的項(xiàng)不能再被忽略。假設(shè)我們現(xiàn)在切斷負(fù)載電流。電源噪聲可以被寫為：

在Q>0.5的電網(wǎng)中，當(dāng)噪聲源關(guān)掉之后，網(wǎng)格要繼續(xù)振蕩大概Q個(gè)周期。系統(tǒng)的Q值取決于L和C中儲存的能量與R中消耗的能量比值。如果系統(tǒng)是為高效輸能（高Q）而設(shè)計(jì)的，那么在連續(xù)的周期中，網(wǎng)格里產(chǎn)生的噪聲能量在單周期里要保持一個(gè)更大的比例。這個(gè)能量足以支持IC中的負(fù)載。然而，低功耗系統(tǒng)還擁有很大的動(dòng)態(tài)電壓消沉，特別在共振頻率wo附近的時(shí)候。即使設(shè)計(jì)者使用諸如低漏電流工藝和電路設(shè)計(jì)技術(shù)這樣的用來降低能量損失的設(shè)計(jì)，動(dòng)態(tài)噪聲的增大也是無法避免的。ANR給設(shè)計(jì)者提供了高速系統(tǒng)中降低噪聲而不會(huì)產(chǎn)生額外的熱量的方法。用ANR增大系統(tǒng)Q值，不是通過降低電阻，而是利用了隨電壓成平方增長的電容中的能量來給負(fù)載供電的優(yōu)勢。這個(gè)可以在負(fù)載端保持高電壓而低能量損失的優(yōu)勢自從輸電技術(shù)的早期就為人所熟知。現(xiàn)在在高速系統(tǒng)中可以通過ANR來發(fā)揮這個(gè)優(yōu)勢。

有源VLSI封裝中，一個(gè)嚴(yán)重的限制是芯片電容儲存電荷的能力遵從下面的關(guān)系：

這里使用的是單位面積的電荷和電容，E是儲存電荷設(shè)備里的電場強(qiáng)度。

在一個(gè)MOS電容里，芯片內(nèi)集成的單位面積的電容很典型。大多數(shù)的生產(chǎn)工藝都盡量使MOS電容的尺寸（柵絕緣層厚度）達(dá)到最小，接近于柵絕緣層可靠性的極限。因此，在MOS電容中使用更高電壓來提高電位面積的儲存電荷（和能量）的方案是不可行的，既然耐高壓設(shè)備必然要有一個(gè)更厚的柵絕緣層，因此就要跟所求的高壓大致成比例地降低單位面積的電容。

封裝電容的重要性已經(jīng)在一些大面積處理器制造商的生產(chǎn)中廣泛體現(xiàn)出來。即使是出現(xiàn)一個(gè)land-side封裝電容，集成的對模（on-die）電容配額似乎也無法適應(yīng)元件的性能（最大頻率）。Land-side封裝電容緊貼在處理器封裝襯底的對面的下面，這樣封裝襯底的厚度將這個(gè)電容和處理器電路分隔開來。這是裝配中離電路最近的電容之一，它的電容值很大，無論從物理還是從電學(xué)角度，它都積累了很多的電荷。換句話說，集成的芯片電容會(huì)很大。因此，降低噪聲的電容值要比設(shè)計(jì)的封裝電容大得多。因此封裝電阻在保持處理器電源完善性上顯得更加有效。

另有實(shí)踐經(jīng)驗(yàn)證明，保留一少部分而取消大多數(shù)封裝電容對處理器的性能的影響也似乎很小。這個(gè)結(jié)果表明理解一個(gè)芯片格中動(dòng)態(tài)噪聲的準(zhǔn)確的空間和時(shí)間性質(zhì)的重要性；一個(gè)弱動(dòng)態(tài)噪聲位置或者芯片的動(dòng)態(tài)噪聲不符合一個(gè)臨界電路或電路路徑處的封裝電容在優(yōu)化電源完善性管理的時(shí)候不會(huì)很有用。

像封裝電容這樣的無源設(shè)備的一個(gè)關(guān)鍵限制就是它們是“reactive”設(shè)備。換句話說，它們會(huì)根據(jù)周圍的電學(xué)條件的變化而有所反應(yīng)。因此只有在一個(gè)電容兩端有很明顯的電壓變化率的時(shí)候，它才可以提供一個(gè)電流。所以，當(dāng)一個(gè)電容被當(dāng)作電荷池的時(shí)候，它們不能主動(dòng)地提供大量電荷來消除電壓的瞬間或暫態(tài)變化。它只有遇到一個(gè)很顯著的電壓變化或者消沉的時(shí)候才會(huì)提供電荷。

另外，這些電容的有效串聯(lián)電阻（ESR）和有效串聯(lián)電感（ESL）有個(gè)確定的值，因此用生產(chǎn)和設(shè)備設(shè)計(jì)改進(jìn)來降低這些干擾因素的值是沒有幫助的。然而低ESR值卻有助于最小化提供電荷的電容電壓和能耗。而低ESR無助于抑制負(fù)載性質(zhì)變化引起的供電格振蕩。所以無源設(shè)備對消除供電電壓變化沒有幫助。

在有源VLSI封裝中，封裝電容與land-side ANR設(shè)備結(jié)合在一起（圖6）。這些結(jié)果把高壓池電容和控制電路放在距離處理器和SoC模正好一個(gè)封裝襯底厚度的位置。ANR設(shè)備利用這些電荷池的高電能儲存能力來給對模（on-die）電源格預(yù)儲存電荷。那么這個(gè)技術(shù)就可以主動(dòng)控制動(dòng)態(tài)電源噪聲而消耗最少的能量。另外，主動(dòng)噪聲控制器提供了一個(gè)將動(dòng)態(tài)抑制阻抗引入到芯片的輸電系統(tǒng)中的方法，這樣就事先控制了供電共振。

圖6：ANR和LVR設(shè)備可以安裝到封裝或PCB上，這樣就可以確保阻抗很小，并且連接到高性能IC的延遲路徑也最短（專利申請中）。

本地電壓調(diào)節(jié)器（LVR）中的ANR的發(fā)展提供了極高的帶寬、封裝能力、高效能量轉(zhuǎn)換。LVR利用與封裝電容和連接芯片電源格的供電路徑相關(guān)的干擾因素來提供極高的變頻能量轉(zhuǎn)換能力。LVR陣列增強(qiáng)了外部低壓供電并很大程度地提高了整個(gè)輸電系統(tǒng)的帶寬。這樣使高能SoC元件可以快速地調(diào)制電路的供電電壓以便于最小化平均耗電。使LVR與負(fù)載元件更加接近能夠確保SoC和LVR陣列的快速溝通，從而使供電電壓快速轉(zhuǎn)換，也有助于利用動(dòng)態(tài)能量管理系統(tǒng)降低能耗。

結(jié)論

系統(tǒng)級模擬方法顯示有源噪聲調(diào)整可以被用于低能量損失格中的噪聲控制。這些工具和設(shè)計(jì)理念允許系統(tǒng)設(shè)計(jì)者提高對低噪聲高速系統(tǒng)的最小化能耗設(shè)計(jì)靈活性。另外，作者認(rèn)為封裝不只限于提供能量和信號連接的通路，它還可以做很多事情。在RF和高速設(shè)計(jì)中，有一個(gè)現(xiàn)象越來越明顯，那就是封裝元件可以作為高性能無源器件以增強(qiáng)IC性能。RFID元件的封裝為電路提供了能量。使封裝元件更接近于IC，可以使它與SoC芯片更主動(dòng)更同步，并且給能量和信號完善性管理提供了有效廉價(jià)的系統(tǒng)解決方案。ANR和LVR設(shè)備和陣列可以以無損方式修改已有IC和能量完善性管理系統(tǒng)的封裝結(jié)構(gòu)。電路和系統(tǒng)封裝將在系統(tǒng)功能和性能中扮演一個(gè)“積極”的角色，并將集成推動(dòng)到納米技術(shù)時(shí)代。