能處理寬電壓范圍的微微安培計(jì)電路

對(duì)模擬開關(guān)、多路復(fù)用器、運(yùn)算放大器和其它IC的評(píng)估是對(duì)IC測(cè)試工程師提出的挑戰(zhàn)。典型的測(cè)試需要把測(cè)試電壓或強(qiáng)制電壓施加到器件的輸入端，并測(cè)量導(dǎo)致的任何泄漏電流和偏移電流，這經(jīng)常是在1pA或更低的級(jí)別進(jìn)行的。圖1、圖2、圖3 中的低功耗測(cè)量電路與緩慢而昂貴的商品化自動(dòng)測(cè)試儀形成了鮮明對(duì)比，這種電路能強(qiáng)制很寬的測(cè)試電壓范圍并提供快速穩(wěn)定，使器件測(cè)試吞吐速度達(dá)到最高。表面貼裝元件的廣泛使用使它的印制電路板空間要求降到了最低，并使多個(gè)測(cè)量電路的封裝能靠近測(cè)試夾具。

　　該電路包含強(qiáng)制電壓緩沖器/放大器、浮動(dòng)軌電源、IVC（電流至電壓轉(zhuǎn)換器）。向待測(cè)器件施加強(qiáng)制電壓會(huì)引發(fā)泄漏電流，電路把該泄漏電流轉(zhuǎn)換成與它成比例的輸出電壓。在常規(guī)IVC中，待測(cè)電流在分流電阻器兩端形成電壓。IVC使用一種反饋安培計(jì)拓?fù)?，其中的運(yùn)算放大器IC1是Analog Devices 公司的 AD795，它把未知電流從反饋電流中減去，并提供與未知電流成比例的輸出電壓（圖1）。
　　在該設(shè)計(jì)中，輸入端的直流電阻主要包含R2和IC1的有效輸入電阻，在直流電下略大于100Ω。在電源線路的50Hz ~ 300Hz范圍的頻率下，

　　電路的交流阻抗平均值約為10 kΩ，即典型分流電阻IVC的輸入電阻（約為10MΩ）的千分之一。電路的 100MΩ反饋電阻器R1提供的電流至電壓轉(zhuǎn)換比率是分流轉(zhuǎn)換比率的10倍。該設(shè)計(jì)的穩(wěn)定速度比分流轉(zhuǎn)換器快得多，并且能在電源線路頻率下提供良好的干擾抑制。在測(cè)試運(yùn)算放大器的輸入電流時(shí)，它還減弱了不需要的分壓效應(yīng)。

　　R1產(chǎn)生的電流至電壓轉(zhuǎn)換比率為 100mV/pA。放大器IC2是 AD795，提供大小為10的額外電壓增益，從而把比率提高到1mV/pA，并減小了差分放大器IC3的CMRR（共模抑制比）引入的誤差影響。差分放大器IC3是OP1177，把強(qiáng)制電壓從IVC的輸出電壓中減去，并提供接地參考輸出信號(hào)。

　　一對(duì)背對(duì)背的BAV199二極管D1A和D1B把高電流分流到強(qiáng)制電壓放大器 IC4及其保護(hù)性保險(xiǎn)絲F1，由此保護(hù)IC1不受電壓過載的損害。當(dāng)強(qiáng)制電壓迅速?gòu)囊粋€(gè)值轉(zhuǎn)換到另一個(gè)值時(shí)，這些二極管在高轉(zhuǎn)換率間隔期間提供高驅(qū)動(dòng)電流，由此極大改善 IVC 的穩(wěn)定時(shí)間。

　　一個(gè)得到輕微補(bǔ)償、增益為3的高壓OPA551放大器IC4依靠±30V電源工作，從普通的±7V ATE（自動(dòng)測(cè)試設(shè)備）電壓獲得高達(dá)±22V 的強(qiáng)制電壓（圖2）。如果待測(cè)器件發(fā)生災(zāi)難性的短路，則保險(xiǎn)絲F1會(huì)限制來自IC4（它可能帶來高達(dá)380mA的短路電流）的故障電流，由此防止進(jìn)一步的損害。
　　IC4的輸出還驅(qū)動(dòng)穩(wěn)壓電路，后者產(chǎn)生±5V浮動(dòng)電源電壓，該電壓參考測(cè)試輸入強(qiáng)制電壓（圖3）。使用±30V電源時(shí)，電路的這部分消耗的功率低于100mW。Vishay/Siliconix SST505 JFET恒流穩(wěn)壓“二極管”Q1和Q4提供1mA恒流源，并由晶體管Q2和Q3緩沖。每個(gè)穩(wěn)流二極管都承載45V最大額定電壓，并且這些緩沖器把施加到二極管的電壓限制在大約3V，由此提供過壓保護(hù)。
　　把1mA電流施加到電阻器R5和R6上，形成±5V線路電壓。二極管D2和D3補(bǔ)償射極跟隨器Q6B和Q7B的基極-射極電壓降。在有缺陷的待測(cè)器件把它的電源短路接到IVC的輸入節(jié)點(diǎn)時(shí)，晶體管Q6A和Q7A提供過壓保護(hù)。晶體管Q5和Q8使電流二極管分流，由此限制浮動(dòng)電源的輸出電流。在異常的啟動(dòng)期間，二極管D4提供針對(duì)浮動(dòng)電源線路的極性逆變的保護(hù)。

　　在工作時(shí)，該電路在±4nA滿刻度輸入范圍內(nèi)，在1GΩ有效跨阻時(shí)，提供0.999V/nA輸出。電路的輸出偏移對(duì)應(yīng)于大約143fA。超出±22V的強(qiáng)制電壓范圍時(shí)，浮動(dòng)電源線路電壓開始飽和，IC3的輸入CMRR限制變得明顯，并且IVC的輸出電壓變?yōu)榉蔷€性。圖4表明：在±20V強(qiáng)制電壓范圍內(nèi)，電路來自其無負(fù)載輸出端的電流測(cè)量誤差為-31 fA/V。由IC3、RN2和RN3組成的差分放大器實(shí)現(xiàn)了電路的大部分增益，并且IC1的低輸入偏置電流有助于實(shí)現(xiàn)很低的偏移誤差?！?0V強(qiáng)制電壓范圍內(nèi)的輸出線性的平均值為111 fA p-p。
　　電路的轉(zhuǎn)換率能力會(huì)有相當(dāng)大的變化，但一般而言，在D1驅(qū)動(dòng)待測(cè)器件時(shí)，輸出都會(huì)如實(shí)地在100ms或更短時(shí)間內(nèi)轉(zhuǎn)換整個(gè)40V強(qiáng)制電壓。一旦高轉(zhuǎn)換周期完畢，IVC就不再飽和，并且它的輸出變成指數(shù)式電壓，時(shí)間常數(shù)為1ms。輸出在大約10.6ms內(nèi)穩(wěn)定到100fA。在無負(fù)載狀況下，電路消耗大約10.2mA（±30V 電源時(shí)）或400mA（±15V電源時(shí)）。原型電路的布局在單面印制電路板上占用大約1.5平方英寸，并且如果在雙面板的兩側(cè)都放置元件，則可將面積減小到1平方英寸。為了達(dá)到最佳性能，布局必須在輸入端子以及所有連接到IC1的2號(hào)引腳的跡線周圍設(shè)置防護(hù)環(huán)。電路的尺寸使它能被放置在待測(cè)器件夾具上，使引線長(zhǎng)度縮到最短，并使電源線引發(fā)的電磁干擾減小到最低。該電路能測(cè)量?jī)H1pA的電流，但它可通過減小R1的值來適應(yīng)大的電流。