基于ECL邏輯器件的高頻相移信號發(fā)生電路

隨著電子技術(shù)的發(fā)展，高頻相移信號在精密工程、電子、生物醫(yī)學(xué)、通信科學(xué)研究的應(yīng)用越來越廣泛?，F(xiàn)有的普通高頻信號發(fā)生器常表現(xiàn)為信號不穩(wěn)定或精度不高，而高性能高頻信號發(fā)生器的價格昂貴，對于一般用戶并非最佳選擇[1]。
傳統(tǒng)的相移信號發(fā)生電路采用鎖相環(huán)與計數(shù)器構(gòu)成地址發(fā)生器，在不同數(shù)據(jù)存儲器下取數(shù)據(jù)實現(xiàn)，通過改變數(shù)據(jù)的存儲位置實現(xiàn)信號的相移。這種方法輸出靈活，但是由于鎖相環(huán)輸出頻率的限制，僅適合于1 MHz以下的低頻信號應(yīng)用領(lǐng)域，且構(gòu)成鎖相環(huán)重要部分的計數(shù)器容易失去控制，同時相對復(fù)雜的電路結(jié)構(gòu)也使整個電路的可靠性難以保證。近年來發(fā)展的基于直接數(shù)字頻率合成DDS技術(shù)的高頻信號發(fā)生器能實現(xiàn)頻率在40 MHz以上的相移信號輸出，相移分辨率可達到0.01°，但該類產(chǎn)品均未給出相移不穩(wěn)定性指標(biāo)[2]。另外，該類高頻信號發(fā)生器均為國外產(chǎn)品壟斷，價格昂貴，且硬件電路復(fù)雜，體積較大，不易攜帶[3]。因此，自主開發(fā)便攜式、高穩(wěn)定、低信噪比、低成本的高頻相移信號發(fā)生器具有重要的技術(shù)創(chuàng)新價值。
針對上述高頻相移電路存在的問題，本文提出了一種基于可編程ECL邏輯器件的高頻相移電路。利用ECL信號上升沿和下降沿時間短(100 ps)、工作頻率大(>GHz)、相位噪聲小的優(yōu)點以及ECL可編程邏輯器件輸入/輸出信號頻率可編程的特性，實現(xiàn)的高頻相移電路具有頻域?qū)?、輸出信號頻率編程可調(diào)、輸出信號穩(wěn)定、步進相移值可調(diào)且電路面積小、成本低等優(yōu)點。
1 高頻相移電路結(jié)構(gòu)框圖
高頻相移電路包括快速比較器、PLL倍頻器、ECL信號時鐘分配器、脈沖抑制器和分頻器，其結(jié)構(gòu)示意圖如圖1所示。快速比較器將外部時鐘信號轉(zhuǎn)化為方波信號；PLL可編程倍頻器將該方波信號倍頻；ECL信號時鐘分配器將該倍頻信號分配至兩路，一路經(jīng)由數(shù)字分頻器1直接分頻，另一路倍頻信號由脈沖抑制器抑制一個脈沖（相應(yīng)的相移為2π）后再由數(shù)字分頻器2分頻。分頻器1和分頻器2的分頻倍數(shù)均為2-p(p為整數(shù))，從而分頻器1的輸出信號相對分頻器2的輸出信號有2π/2p的相移。

相移原理圖如圖2所示。對于頻率為fHF的高頻數(shù)字邏輯ECL信號，用ECL邏輯器件抑制一個脈沖，則相應(yīng)有2π的相移產(chǎn)生；將該信號二分頻后，相移量為π。因ECL信號頻率可分頻為2-p倍，則在頻率為2-p×fHF的信號處有值為2π/2p的相移信號產(chǎn)生。

圖1中的脈沖抑制器由TTL至ECL信號轉(zhuǎn)換電路、同步觸發(fā)器、延遲器1、延遲器2、異或門電路、延遲器3組成。其工作原理如圖3所示，脈沖抑制觸發(fā)TTL信號經(jīng)轉(zhuǎn)化電路轉(zhuǎn)換成ECL信號，該ECL信號經(jīng)由同步觸發(fā)器與PLL倍頻信號SHF同步。與倍頻信號SHF同步的ECL信號同時發(fā)至延遲器1和延遲器2，延遲器1輸出延時量為t1的延遲信號St1，延遲器2輸出延時量為t2的延遲信號St2，信號St1和信號St2經(jīng)由“異或門”異或，“異或門”的輸出為脈沖抑制信號，該脈沖抑制信號的脈沖寬度等于倍頻信號SHF的周期，即t2-t1=THF。每次外部觸發(fā)信號的邊沿均觸發(fā)一次脈寬為THF的抑制信號，該抑制信號通過延遲器3來抑制倍頻信號SHF，從而實現(xiàn)2π的相移，如圖3所示。

由信號發(fā)生器（DS345-Stanford）輸出頻率為10 MHz的正弦波信號Sclk，信號Sclk經(jīng)由快速比較器(AD8598)整波成為方波信號，該方波信號經(jīng)由PLL倍頻器(MC12349 Motorola)倍頻，倍頻器（MC12349）的輸出頻率的范圍為50 MHz～800 MHz，輸入頻率范圍為10 MHz～20 MHz，輸出頻率FOUT與輸入頻率FXTAL的關(guān)系為FOUT=FXTAL×M/N，M和N的值可通過改變連接開關(guān)的值來改變。圖4中，倍頻器(MC12349)的輸出頻率為640 MHz，M和N值分別設(shè)置為64和1。ECL時鐘信號分配器(MC10EL15 On-Semiconductor)將倍頻器(MC12349)的輸出頻率640 MHz分配至三路，一路信號S3分配至低噪聲分頻器1（SP8402-Plessey），分頻器分頻倍數(shù)設(shè)置為32，則分頻器1輸出頻率為20 MHz的方波；另兩路信號S4 和S5分別被分配至脈沖抑制觸發(fā)器（MC10EP195)和同步觸發(fā)器(MC10EP31)。

最后，驗證高頻相移電路輸出信號的頻率穩(wěn)定性。頻率穩(wěn)定性測試條件為：信號的采集時間約為12 h，每次測試的積分時間為1 s。圖7為高頻相移電路中一個輸出信號的實驗結(jié)果圖，另一個輸出信號的穩(wěn)定性也以同樣方式進行驗證。對實驗數(shù)據(jù)進行相對艾倫方差計算得出，對于1 s～10 000 s的積分時間，艾倫標(biāo)準(zhǔn)方差值δy(ι)10-9。因此，該高頻相移信號發(fā)生器輸出信號的頻率不穩(wěn)定性可以忽略不計。

本設(shè)計實現(xiàn)了一種基于可編程ECL邏輯器件的高頻相移信號發(fā)生電路，并驗證了輸出相移量為2π/32的20 MHz信號的頻率穩(wěn)定性。實驗結(jié)果表明，對于1 s～10 000 s的積分時間，艾倫標(biāo)準(zhǔn)方差值?滓y(?子)10-9。該電路設(shè)計原理簡單、可復(fù)制性強、電路體積小、相移信號噪聲小、相移信號穩(wěn)定、成本低。
參考文獻
[1] 吳建輝.印制電路板的電磁兼容設(shè)計[M].北京：國防工業(yè)出版社，2005.
[2] CHASSAGNE L，TOPCU S.Highly accurate positioning control method for piezoelectric actuators based on phase-shifting optoelectronics[J].Measurement Science and Technology，2005，16(9)：1771-1777.
[3] 陳偉.高速電路信號完整性分析與設(shè)計[M].北京：電子工業(yè)出版社，2009.