得益于晶圓減薄工藝與創(chuàng)新的封裝，功率MOSFET在不斷進(jìn)步

1.導(dǎo)通電阻與柵極電荷規(guī)格的改善正在變得更難以實(shí)現(xiàn)和更昂貴。

2.作為功率開關(guān)器件的選擇，硅遠(yuǎn)未到死亡盡頭，仍然還有發(fā)展余地。

3.對(duì)性能增強(qiáng)的探索來(lái)自于晶圓減薄和封裝創(chuàng)新。

SiC(碳化硅)和GaN(氮化鎵)是使用寬帶隙半導(dǎo)體的新型開關(guān)功率晶體管，它們很可能會(huì)持續(xù)顯著地增加功率轉(zhuǎn)換效率(參考文獻(xiàn)1)。但是，一直表現(xiàn)良好的硅功率MOSFET現(xiàn)在占市場(chǎng)統(tǒng)治地位，未來(lái)很多年，這種現(xiàn)狀仍將持續(xù)下去。今年2月5日~9日在佛羅里達(dá)州奧蘭多召開的APEC(實(shí)用功率電子大會(huì))，傳統(tǒng)上一直是最大的功率開關(guān)器件展示會(huì)，也是檢驗(yàn)功率MOSFET技術(shù)的一個(gè)好場(chǎng)所。

功率MOSFET通常會(huì)按其阻斷電壓(VB)范圍，劃分為多個(gè)區(qū)間，常見區(qū)間有小于40V、小于100V和小于600V。功率MOSFET的最大市場(chǎng)是消費(fèi)市場(chǎng)和服務(wù)器/筆記本市場(chǎng)，因此小于100V阻斷電壓的MOSFET通常是該器件性能趨勢(shì)的領(lǐng)頭羊。

過(guò)去，硅功率MOSFET的發(fā)展可以搭數(shù)字硅工藝的順風(fēng)車。數(shù)字IC受益于摩爾定律所預(yù)測(cè)的晶體管密度增長(zhǎng)，規(guī)模經(jīng)濟(jì)性意味著價(jià)格的下跌會(huì)伴隨性能的增加，功率MOSFET也有類似的特性。不過(guò)好時(shí)光已一去不復(fù)返，硅MOSFET似乎正在達(dá)到硅技術(shù)的性能極限。

國(guó)際整流器公司電源管理器件業(yè)務(wù)部門總監(jiān)Stéphane Ernoux表示：“趨勢(shì)是花費(fèi)越來(lái)越多，而性能的提高越來(lái)越小?！ㄙM(fèi)多’是指開發(fā)更復(fù)雜的硅技術(shù)。這種狀況的一個(gè)連鎖反應(yīng)是，當(dāng)硅片進(jìn)步了，封裝就成為一個(gè)限制因素。如果回頭看5年、10年或15年前，所有關(guān)注點(diǎn)都在硅片上，而封裝對(duì)MOSFET性能的貢獻(xiàn)很小，而現(xiàn)在硅片已經(jīng)很好，(功率MOSFET制造商)必須關(guān)注對(duì)封裝的改進(jìn)。”

三大因素能夠?qū)崿F(xiàn)對(duì)功率密度的提升：如Ernoux指出的那樣，硅結(jié)構(gòu)仍有一定的提高空間。晶圓減薄是技術(shù)上的另一種提升，而封裝創(chuàng)新則排名第三。通常，半導(dǎo)體制造商購(gòu)買的晶圓都通過(guò)了晶圓供應(yīng)商的一次切割和拋光步驟。MOSFET制造工藝是在晶圓上制作出MOSFET。由于功率MOSFET是垂直型器件，因此關(guān)鍵在于晶圓要盡可能薄，以降低導(dǎo)通電阻。減薄是在晶圓處理末段，切割工藝前的一個(gè)研磨工藝。制造商們?cè)?mil厚的晶圓上制作出了第一代MOSFET，現(xiàn)在常用的是2mil厚的晶圓。

半導(dǎo)體制造商們用晶圓減薄方法制造IGBT已有大約10年的時(shí)間了。與功率MOSFET不同，IGBT從減薄中得到的好處是保持擊穿電壓， 而不是降低導(dǎo)通電阻。制造商一般采用6英寸晶圓做IGBT，它不太容易被折曲， 減薄工藝也不復(fù)雜。功率MOSFET一度不用減薄法，它率先數(shù)年轉(zhuǎn)向8英寸晶圓。最初曾因損壞問(wèn)題，減薄工藝和8英寸薄晶圓的取放導(dǎo)致了合格率不高。MOSFET制造商被迫根據(jù)機(jī)械式運(yùn)載器而開發(fā)自有的IP(知識(shí)產(chǎn)權(quán))，用以取放薄的晶圓。

去年， 英飛凌公司在位于奧地利Villach的功率開發(fā)廠，用300mm(約12英寸)薄晶圓生產(chǎn)出了第一個(gè)功率MOSFET樣品(圖1)。該公司稱，這些芯片規(guī)格等同于200mm晶圓上的相當(dāng)器件(參考文獻(xiàn)2)。由于晶圓減薄以及硅器件結(jié)構(gòu)方面的持續(xù)進(jìn)步，功率MOSFET的電阻現(xiàn)在已很低，使封裝電阻以及片芯與引線框連接的寄生電感成為了重點(diǎn)。在解決MOSFET大電流方面，相對(duì)薄而脆弱的打線是限制因素；在大功率高性能器件中，夾線(clip)已取而代之成為標(biāo)準(zhǔn)。

圖1，英飛凌最近推出的功率MOSFET做在薄的300 mm(約12英寸)直徑晶圓上。這些芯片達(dá)到了與200 mm晶圓上相當(dāng)器件同樣的規(guī)格。

夾線有更低的導(dǎo)通電阻與寄生電感，這兩者都會(huì)降低器件的開關(guān)速度。導(dǎo)通電阻與柵極電荷共同構(gòu)成了MOSFET中常用的FOM(品質(zhì)因數(shù))：FOM=RDS(ON)×Qg，其中RDS(ON)為導(dǎo)通電阻，Qg為柵極電荷。柵極電荷通常與硅片中電流路徑的面積有關(guān)，一般與導(dǎo)通電阻呈相反的變化。通常，源于硅器件結(jié)構(gòu)的性能增強(qiáng)要以導(dǎo)通電阻或柵極電荷為代價(jià)，制造商要根據(jù)應(yīng)用對(duì)最小導(dǎo)通電阻或更快轉(zhuǎn)換的需求，對(duì)器件作出微調(diào)。晶圓減薄和片芯接線的改進(jìn)都能改善電阻與寄生電感指標(biāo)，而不影響柵極電荷。因此，這些進(jìn)步對(duì)器件性能的影響要大于向下一種硅器件結(jié)構(gòu)的轉(zhuǎn)換(圖2)。

圖2，不久前，硅器件結(jié)構(gòu)上的改進(jìn)推動(dòng)了功率MOSFET性能的增長(zhǎng)。現(xiàn)在，工藝上的進(jìn)步(如晶圓減薄和封裝創(chuàng)新)則是主要的進(jìn)步。

飛兆半導(dǎo)體公司低壓MOSFET技術(shù)開發(fā)副總裁Chris Rexer認(rèn)為：“晶圓減薄為導(dǎo)通電阻提供了約25%的改進(jìn)，而從傳統(tǒng)打線技術(shù)轉(zhuǎn)到夾線技術(shù)則提供了20%的改進(jìn)。與向另外硅技術(shù)結(jié)點(diǎn)轉(zhuǎn)換相比，這些改進(jìn)非常明顯?！?

夾線技術(shù)并非片芯連接方面的唯一進(jìn)步。擴(kuò)散焊(diffusion solder)對(duì)于片芯底部與封裝的接合也很重要。除了因更薄的打線而獲得了較傳統(tǒng)軟焊更低的電阻和更好的熱傳導(dǎo)以外， 擴(kuò)散焊還不含鉛， 它對(duì)ROHS這種“綠色環(huán)?！背h是一種關(guān)鍵的特性(圖3)。例如，2014年將實(shí)現(xiàn)更嚴(yán)格的ELV(汽車壽命終結(jié))ROHS規(guī)定，它可能要求歐洲汽車上使用100%無(wú)鉛封裝。英飛凌已推出了40V的OptiMOS T2功率MOSFET，它兼有擴(kuò)散焊和薄晶圓工藝技術(shù)，該公司稱已超過(guò)了硅芯片與封裝連接的引線焊的現(xiàn)有ROHS規(guī)定。

圖3，SuperS08封裝包括頂端安裝的夾線技術(shù)，以及降低系統(tǒng)封裝傳導(dǎo)損耗的擴(kuò)散焊技術(shù)。擴(kuò)散焊有更薄的連接層，成為英飛凌薄晶圓MOSFET工藝的補(bǔ)充，現(xiàn)在的器件實(shí)現(xiàn)了60μm的片芯厚度。

由于采用了更小的片芯， 以及封裝技術(shù)的進(jìn)步，增加了功率密度，MOSFET驅(qū)動(dòng)器的封裝正在變得越來(lái)越實(shí)用。以前，對(duì)于要求有小的占位面積和低成本的產(chǎn)品，這些驅(qū)動(dòng)器都顯得太大，價(jià)格太高?，F(xiàn)在，調(diào)整低側(cè)與高側(cè)開關(guān)是一種匹配開關(guān)特性的實(shí)用方法。2004年，英特爾首次提出了DrMOS驅(qū)動(dòng)器規(guī)格的設(shè)計(jì)方案，但該概念的高成本和復(fù)雜性限制了它的采納。而今天功率密度的增長(zhǎng)已使配對(duì)開關(guān)技術(shù)成為可能。

圖4，德州儀器公司Power Block器件的剖面圖，它采用了PowerStack技術(shù)，以厚的銅夾固定了高側(cè)MOSFET和低側(cè)MOSFET。低側(cè)片芯連接到引線框的基礎(chǔ)焊盤，為低側(cè)MOSFET提供接地連接。這種結(jié)構(gòu)在電路板面積、電流水平、功率效率，以及散熱控制方面獲得了顯著的效益。

德州儀器公司有獨(dú)特的NexFET技術(shù)，它采用了橫向(而非縱向)的硅器件結(jié)構(gòu)。橫向結(jié)構(gòu)將NexFET的阻斷電壓限制在25V。雖然該技術(shù)可以支持高的阻斷電壓，但這樣就需要更大的片芯面積，可能導(dǎo)致價(jià)格的上漲。NexFET還獲益于智能的封裝。PowerStack產(chǎn)品在一個(gè)封裝中同時(shí)包含了一個(gè)高側(cè)和一個(gè)低側(cè)FET(圖4)。器件不是采用背靠背的結(jié)構(gòu)，而是垂直堆疊形式，縮短了電路路徑，因此降低了電阻，更重要的是減小了電感。電感的這種下降可以獲得800kHz~1MHz的開關(guān)頻率。