基于積累型MOS變?nèi)莨艿纳漕l壓控振蕩器設(shè)計(jì)(圖)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫查詢
引言
隨著移動(dòng)通信技術(shù)的發(fā)展，射頻(rf)電路的研究引起了廣泛的重視。采用標(biāo)準(zhǔn)cmos工藝實(shí)現(xiàn)壓控振蕩器(vco)，是實(shí)現(xiàn)rf cmos集成收發(fā)機(jī)的關(guān)鍵。過去的vco電路大多采用反向偏壓的變?nèi)荻O管作為壓控器件，然而在用實(shí)際工藝實(shí)現(xiàn)電路時(shí)，會(huì)發(fā)現(xiàn)變?nèi)荻O管的品質(zhì)因數(shù)通常都很小，這將影響到電路的性能。于是，人們便嘗試采用其它可以用cmos工藝實(shí)現(xiàn)的器件來代替一般的變?nèi)荻O管，mos變?nèi)莨鼙銘?yīng)運(yùn)而生了。
mos變?nèi)莨?/STRONG>
將mos晶體管的漏，源和襯底短接便可成為一個(gè)簡單的mos電容，其電容值隨柵極與襯底之間的電壓vbg變化而變化。在pmos電容中，反型載流子溝道在vbg大于閾值電壓絕對(duì)值時(shí)建立，當(dāng)vbg遠(yuǎn)遠(yuǎn)大于閾值電壓絕對(duì)值時(shí)，pmos電容工作在強(qiáng)反型區(qū)域。另一方面，在柵電壓vg大于襯底電壓vb時(shí)，pmos電容工作在積累區(qū)，此時(shí)柵氧化層與半導(dǎo)體之間的界面電壓為正且能使電子可以自由移動(dòng)。這樣，在反型區(qū)和積累區(qū)的pmos電容值cmos等于cox（氧化層電容）。
在強(qiáng)反型區(qū)和積累區(qū)之間還有三個(gè)工作區(qū)域：中反型區(qū)，弱反型區(qū)和耗盡區(qū)。這些工作區(qū)域中只有很少的移動(dòng)載流子，使得cmos電容值減?。ū萩ox?。?，此時(shí)的cmos可以看成cox和cb與ci的并聯(lián)電容串聯(lián)構(gòu)成。cb表示耗盡區(qū)域電容的閉環(huán)，而ci與柵氧化層界面的空穴數(shù)量變化量相關(guān)。如果cb（ci）占主導(dǎo)地位，pmos器件工作在耗盡（中反型）區(qū)；如果兩個(gè)電容都不占主導(dǎo)地位，pmos器件工作在弱反型區(qū)。cmos電容值隨vbg變化的曲線如圖1所示。
圖1 b=d=s的pmos電容的調(diào)制特性曲線
工作在強(qiáng)反型區(qū)的pmos的溝道寄生電阻值可以由下式得出：
(1) 
式中，w，l和kp分別是pmos晶體管的寬度，長度和增益因子。值得注意的是，隨著vbg接近閾值電壓的絕對(duì)值，rmos逐步增加，在vbg等于閾值電壓絕對(duì)值時(shí)rmos為無限大。這個(gè)公式基于了最簡單的pmos模型，事實(shí)上，隨著空穴濃度的穩(wěn)步減少，rmos在整個(gè)中反型區(qū)會(huì)保持有限值。
反型與積累型mos變?nèi)莨?/STRONG>
通過上面的分析，我們知道普通mos變?nèi)莨苷{(diào)諧特性是非單調(diào)的，目前有兩種方法可以獲得單調(diào)的調(diào)諧特性。
一種方法是確保晶體管在vg變化范圍大的情況下不進(jìn)入積累區(qū)，這可通過將襯底與柵源結(jié)斷開而與電路中的最高直流電壓短接來完成（例如，電源電壓vdd）。
圖2是兩個(gè)相同尺寸mos電容的cmos－vsg特性曲線的相互對(duì)比。
圖2 反型mos電容的調(diào)制特性曲線
很明顯反型mos電容的調(diào)諧范圍要比普通mos電容寬，前者只工作在強(qiáng)，中和弱反型區(qū)，而從不進(jìn)入積累區(qū)。
更好的方法是應(yīng)用只工作在耗盡區(qū)和積累區(qū)的mos器件，這樣會(huì)帶來更大的調(diào)諧范圍并且有更低的寄生電阻，即意味著更高的品質(zhì)因數(shù)，原因是其耗盡區(qū)和積累區(qū)的電子是多子載流子，比空穴的遷移率高約三倍多。要得到一個(gè)積累型mos電容，必須確保強(qiáng)反型區(qū)，中反型區(qū)和弱反型區(qū)被禁止，這就需要抑制任何空穴注入mos的溝道。方法是將mos器件中的漏源結(jié)的p+摻雜去掉，同時(shí)在原來漏源結(jié)的位置做n+摻雜的襯底接觸，如圖3所示。
圖3 積累型mos電容剖面示意圖
這樣就將n阱的寄生電阻減少到最小。積累型mos電容和普通mos電容的調(diào)諧曲線如圖4所示。
圖4 積累型mos電容的調(diào)制特性曲線
可以看到積累型mos電容良好的單調(diào)性。值得注意的是在設(shè)計(jì)積累型mos電容的過程中沒有引入任何附加工藝流程。
設(shè)計(jì)與仿真結(jié)果
圖5 vco的電路結(jié)構(gòu)圖
筆者所采用的vco電路結(jié)構(gòu)如圖5所示。這是標(biāo)準(zhǔn)的對(duì)稱cmos結(jié)構(gòu)，兩個(gè)變?nèi)莨軐?duì)稱連接，減小了兩端振蕩時(shí)電位變化對(duì)變?nèi)莨茈娙葜档挠绊?，提高了頻譜純度。為了保證匹配良好，電感要采用相同的雙電感對(duì)稱連接。此外，由于lc振蕩回路由兩個(gè)尺寸非常大的片內(nèi)集成電感和兩個(gè)同樣有較大尺寸的積累型mos變?nèi)莨芙M成，較高的損耗使得品質(zhì)因數(shù)不高，這就需要較大的負(fù)跨導(dǎo)來維持振蕩持續(xù)進(jìn)行；并且等效負(fù)跨導(dǎo)的絕對(duì)值必須比維持等幅振蕩時(shí)所需要的跨導(dǎo)值大才能保證起振，所以兩對(duì)耦合晶體管需要設(shè)置較大的寬長比，但大的寬長比同時(shí)帶來較大的寄生效應(yīng)，造成相位噪聲和調(diào)諧范圍受到影響，最終在底端用兩個(gè)nmos晶體管形成負(fù)電阻以補(bǔ)償vco的損耗。根據(jù)小信號(hào)模型分析，忽略各種寄生及高階效應(yīng)，可以估算得到等效負(fù)電阻rg的絕對(duì)值大小為（設(shè)兩個(gè)有源器件跨導(dǎo)分別為gm1，gm2）：
(2) 
頂端的pmos晶體管提供偏置電流，這種結(jié)構(gòu)所需的電源電壓很低。
整個(gè)設(shè)計(jì)基于tsmc的0.35μm鍺硅射頻工藝模型pdk，共有三層金屬。其中，電感為平面螺旋八邊形，由頂層金屬繞制而成。選取電感值為0.6nh，那么在振蕩頻率選定的情況下可以確定總的電容大小。構(gòu)成lc振蕩回路里的電容成份有電感的寄生電容（很?。?，nmos晶體管的漏－襯底電容，柵－漏電容，柵－源電容和最重要的積累型mos電容。在保證起振的情況下，為了獲得更大的調(diào)諧范圍，最后一項(xiàng)所占比例必須盡可能大。
圖6 vco的調(diào)諧曲線
最后采用的電源電壓為1.5v，功耗約為10mw。用cadence平臺(tái)下的spectrerf進(jìn)行仿真，得到的調(diào)諧曲線如圖6所示?？刂齐妷涸?～2v變化時(shí)，振蕩頻率在3.59～4.77ghz間變化，中心頻率為4.18ghz，調(diào)諧范圍約為28％。中心頻率處的相位噪聲曲線如圖7所示，此時(shí)的控制電壓為0.75v，對(duì)應(yīng)偏移量600khz的相位噪聲為-128db/hz。
圖7 vco的相位噪聲曲線
當(dāng)控制電壓由0.75v變到2v時(shí)，振蕩頻率變?yōu)?.77ghz，相位噪聲變?yōu)?nbsp; -135db/hz，降低了7db。這是由兩個(gè)方面的原因引起的，首先是由于lc振蕩回路總的電容減小，振蕩頻率增加，這就減小了要維持振蕩所需的負(fù)跨導(dǎo)，但因?yàn)閮蓚€(gè)nmos晶體管提供的負(fù)跨導(dǎo)幾乎不變，所以就使得穩(wěn)定振蕩幅度增加，相位噪聲減小。另外一方面是源于此過程中積累型mos電容的溝道寄生電阻會(huì)隨著電壓升高而變小，從而降低了損耗，降低了相位噪聲。
與采用反型mos變?nèi)莨茉O(shè)計(jì)的vco比較，由于電子具有較高的遷移率，使得積累型mos電容的溝道寄生電阻比反型mos電容要低，即意味著積累型mos電容具有較高的品質(zhì)因數(shù)，導(dǎo)致了vco整體性能有所提高，特別是相位噪聲有所減少。比較結(jié)果如表1所示?？紤]到工藝和功耗等因素，采用積累型mos電容有更大的優(yōu)勢(shì)。
表1 兩種mos電容vco的性能比較
結(jié)論
基于0.35μm工藝，考慮低壓和低功耗，設(shè)計(jì)了一個(gè)工作頻率為4.2ghz的vco，并在該電路中分別采用積累型mos電容和反型mos電容進(jìn)行調(diào)諧。仿真結(jié)果表明，兩種vco調(diào)諧范圍與中心頻率幾乎相同，在功耗約為10mw的情況下，積累型mos調(diào)諧的vco表現(xiàn)出更好的相位噪聲性能。
參考文獻(xiàn)
- j. craninckx and m. steyaert. low-noise voltage-controlled oscillators using enhanced lc-tanks. ieee transactions on circuits and systems, 1995; 42(12): 794-804.
- j. craninckx and m. steyaert. a 1.8-ghz low-phase-noise cmos vco using optimized hollow spiral inductors. ieee journal of solid-state circuits, 1997; 32(5): 736-744.
- p. anddeani and mattisson s. a 2.4 ghz cmos mono1ithic vco based on an mos varactor. proc. iscas’99[c], 1999. 557- 560.
- p. andreani and mattisson s. on the use of mos varactor in rf vc0’s. ieee journal of solid-state circuits, 2000; 35(6): 905-910.
評(píng)論