基于AD6623的多路中頻數(shù)字化直擴(kuò)通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于AD6623的多路中頻數(shù)字化直擴(kuò)通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
邢富領(lǐng), 劉 輝, 劉志盟, 左繼章
(空軍工程大學(xué) 工程學(xué)院, 陜西 西安710038)
 
　　摘　要：利用碼分多址擴(kuò)頻理論,給出了一種基于軟件無(wú)線電的多路中頻數(shù)字化直接序列擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)方案,并采用可編程數(shù)字器件AD6623等予以實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明,該實(shí)現(xiàn)方法達(dá)到了設(shè)計(jì)要求,并具有良好的通用性和靈活性。
　　關(guān)鍵詞：碼分多址 直接序列擴(kuò)頻 AD6623 中頻數(shù)字化

　　擴(kuò)頻通信具有抗干擾、抗多徑、低截獲概率等優(yōu)點(diǎn)。20世紀(jì)70年代以來(lái),擴(kuò)頻通信的理論和方法得到了很大發(fā)展。直接序列擴(kuò)頻(直擴(kuò))作為擴(kuò)頻通信的一種常用方式,已成功地應(yīng)用于軍事和民用通信中,并已成為第三代移動(dòng)通信系統(tǒng)的核心技術(shù)之一,充分顯示了其顯著優(yōu)點(diǎn)和強(qiáng)大生命力。
　　擴(kuò)頻通信是以增加信息傳輸?shù)膸挒榇鷥r(jià)的。而現(xiàn)有的頻帶資源非常有限,為了提高單位帶寬內(nèi)信息傳輸?shù)乃俾?筆者提出采用直接序列擴(kuò)頻CDMA思想。在發(fā)端,將一路串行的數(shù)據(jù)信息經(jīng)串/并轉(zhuǎn)換轉(zhuǎn)換為N路并行的數(shù)據(jù)信息,然后分別用N個(gè)相互正交的PN碼對(duì)每路信息進(jìn)行調(diào)制完成擴(kuò)頻,形成N路擴(kuò)頻的基帶信息,每路基帶信息再經(jīng)過(guò)基帶成形濾波,上變頻調(diào)制到同一中頻后再將N路信號(hào)合成送給射頻接口完成發(fā)送。在收端,用與發(fā)端相同的N個(gè)PN碼分別與接收信號(hào)進(jìn)行互相關(guān)運(yùn)算,然后與判決門限比較獲取同步信息,比較互相關(guān)值大小獲得用戶數(shù)據(jù),將恢復(fù)的N路數(shù)據(jù)再進(jìn)行并/串轉(zhuǎn)換即恢復(fù)出原始發(fā)送信息。這樣,整個(gè)系統(tǒng)所需的傳輸帶寬就降低為原來(lái)的1/N。
　　多路中頻數(shù)字化直擴(kuò)系統(tǒng)的原理示意圖如圖1所示。

圖1 多路直擴(kuò)系統(tǒng)的原理示意圖

1 多路中頻數(shù)字化直擴(kuò)通信系統(tǒng)的總體設(shè)計(jì)
　　系統(tǒng)硬件電路設(shè)計(jì)框圖如圖2所示。

圖2 系統(tǒng)硬件電路設(shè)計(jì)框圖

　　A/D轉(zhuǎn)換器采用AD公司的AD6644,它的最高采樣率可達(dá)65MSPS,分辨率為14位。在本系統(tǒng)中,由AD6644直接對(duì)6MHz中頻信號(hào)進(jìn)行過(guò)采樣,實(shí)現(xiàn)系統(tǒng)的中頻數(shù)字化,采樣時(shí)鐘為19.6608MHz。
　　數(shù)字下變頻器選用AD公司的AD6620,它是美國(guó)AD公司推出的高性能數(shù)字信號(hào)處理芯片,可以完成高速數(shù)字信號(hào)的下變頻及抽取濾波工作,功能強(qiáng)大。內(nèi)部信號(hào)處理單元由四個(gè)部分組成:頻率變換器、二階固定系數(shù)梳狀抽取濾波器(CIC2)、五階固定系數(shù)梳狀抽取濾波器(CIC5)和一個(gè)系數(shù)可編程的抽取濾波器(RCF)。在本系統(tǒng)中,AD6620的初始化由DSP TMS320LC31完成,AD6620通過(guò)并口向DSP輸出處理后的基帶數(shù)據(jù)。
　　D/A轉(zhuǎn)換器采用AD公司的AD9772A,它的最高轉(zhuǎn)換速率為160MHz,轉(zhuǎn)換位數(shù)為14位。在本系統(tǒng)中,由AD9772A完成發(fā)射單元的多路合成數(shù)字中頻向模擬中頻的轉(zhuǎn)換,轉(zhuǎn)換時(shí)鐘頻率為19.6608MHz。
　　數(shù)字上變頻器采用AD公司的AD6623,其主要特征有以下幾點(diǎn):高達(dá)104MHz的工作時(shí)鐘、單片集成四個(gè)獨(dú)立的數(shù)字發(fā)射通道、可編程插值濾波器和增益控制。AD6623內(nèi)部的信號(hào)處理包括以下四個(gè)部分:頻率變換器、二階重插值級(jí)聯(lián)積分梳狀濾波器(rCIC2)、五階插值級(jí)聯(lián)積分梳狀濾波器(CIC5)以及一個(gè)RAM系數(shù)濾波器(RCF)。在本系統(tǒng)中共采用四片AD6623組成16路直接序列擴(kuò)頻發(fā)射單元,每一路分別從FPGA處取得擴(kuò)頻基帶信息,進(jìn)行基帶成形濾波、插值和上變頻調(diào)制到6MHz的中頻,最后將16路中頻調(diào)制信號(hào)合成為一路,再經(jīng)D/A轉(zhuǎn)換后送給射頻發(fā)射單元接口。
　　DSP采用TI公司的TMS320LC31。TMS320LC31采用改進(jìn)的哈佛結(jié)構(gòu),是一種能進(jìn)行浮點(diǎn)運(yùn)算的數(shù)字信號(hào)處理芯片,主頻可達(dá)60MHz。在本系統(tǒng)中,TMS320LC31主要完成的功能是:在發(fā)射過(guò)程中,由程序產(chǎn)生模擬的基帶信息,當(dāng)DSP檢測(cè)到FPGA產(chǎn)生的申請(qǐng)數(shù)據(jù)的中斷信號(hào)時(shí)就將模擬基帶信息通過(guò)數(shù)據(jù)總線送給FPGA;在接收過(guò)程中,DSP通過(guò)FPGA產(chǎn)生的中斷信號(hào)分別對(duì)已完成解擴(kuò)的各路數(shù)據(jù)進(jìn)行接收,完成各路信息的解調(diào),并將解調(diào)出的各路信息進(jìn)行并串轉(zhuǎn)換還原為發(fā)射時(shí)的一路串行信息。此外,DSP在系統(tǒng)上電時(shí)負(fù)責(zé)完成AD6623和AD6620的初始化,在運(yùn)行過(guò)程中,還要負(fù)責(zé)AD6620的載波恢復(fù)。
　　FPGA采用的是ALTERA公司的EP1S40B956C7,它內(nèi)部含有41250個(gè)邏輯單元,可用的I/O管腳為683個(gè),速度為0.7ns,完全可以滿足系統(tǒng)的各項(xiàng)性能要求。在本系統(tǒng)的發(fā)射過(guò)程中,由FPGA向DSP發(fā)中斷申請(qǐng),獲得待發(fā)送的基帶信息。在FPGA中,將一路串行的基帶信息轉(zhuǎn)換為16路并行的基帶信息,并分別與16個(gè)互相正交的PN碼相乘完成擴(kuò)頻,然后分別送給四片AD6623的16個(gè)數(shù)據(jù)通道。在接收過(guò)程中,數(shù)字下變頻器AD6620將下變頻、濾波后的基帶數(shù)據(jù)送給FPGA,分別與16個(gè)本地正交PN進(jìn)行匹配,完成16路PN碼的捕獲跟蹤,從而實(shí)現(xiàn)16路數(shù)據(jù)的解擴(kuò)。最后FPGA向DSP發(fā)送中斷,由DSP完成16路數(shù)據(jù)的組裝還原。
2 關(guān)鍵技術(shù)
　　AD6623內(nèi)集成了四個(gè)獨(dú)立的數(shù)字信號(hào)處理器(TSP),每個(gè)TSP由可編程內(nèi)插系數(shù)濾波器(RCF)、可編程功率控制單元、可編程五階級(jí)聯(lián)積分梳狀濾波器(CIC5)、二階重采樣級(jí)聯(lián)積分梳狀濾波器(RCIC2)和一個(gè)數(shù)控振蕩器(NCO)等五個(gè)級(jí)聯(lián)的信號(hào)處理單元組成。通過(guò)對(duì)這五個(gè)信號(hào)處理單元參數(shù)的不同設(shè)置,可以使系統(tǒng)以同一套硬件實(shí)現(xiàn)不同的功能。
2.1 NCO頻率值的設(shè)定
　　AD6623的每一個(gè)通道都有一個(gè)獨(dú)立的調(diào)制器,它可以把從CIC濾波器中接收的數(shù)據(jù)上變頻成數(shù)字中頻,并送入多載波合并單元。該調(diào)制器由一個(gè)32比特的正交NCO和一個(gè)正交幅度混頻器(QAM)組成,該數(shù)字中頻的計(jì)算公式如下:

　　
　　式中,NCO_ frequency是寫入寄存器Oxn02中的值;fIF是期望的中頻頻率; fNCO是NCO的頻率,在輸出是實(shí)數(shù)時(shí)是系統(tǒng)工作時(shí)鐘fCLK的一半,而在輸出是復(fù)數(shù)時(shí)是fCLK的四分之一。
　　在此系統(tǒng)中,輸出為實(shí)數(shù)模式,要求上變頻到fIF為6MHz的數(shù)字中頻,系統(tǒng)工作時(shí)鐘fCLK為19.6608MHz,帶入上式可求得NCO_ frequency的十六進(jìn)制表示為4E200000。
2.2 插值系數(shù)的的設(shè)定
　　在本系統(tǒng)中,AD6623的每個(gè)通道要將chip速率為614.4kHz的擴(kuò)頻信息插值到等于系統(tǒng)的工作時(shí)鐘頻率19.6608MHz,這樣總的插值系數(shù)為32(19.6608MHz/614.4kHz)。利用AD公司提供的FILTER DESIGN軟件可得到一組最佳的各級(jí)濾波器插值系數(shù)的分配方案:MCIC2=1,LCIC2=1,CIC5=4,MRCF=8。
2.3 濾波器系數(shù)的設(shè)定
　　FIR濾波器的設(shè)計(jì)目標(biāo)是讓614.4kHz的低通目標(biāo)信號(hào)盡可能地通過(guò),并抑制帶外干擾。從濾波器幅頻特性曲線的角度來(lái)看,也就是要求通帶波動(dòng)盡可能地小,通帶寬度盡可能地與信號(hào)帶寬相等,過(guò)渡帶盡可能地銳利,阻帶衰減盡可能地大。通常,FIR濾波器的階數(shù)越高,幅頻特性越好,AD6623提供的濾波器階數(shù)最高可達(dá)255階,具體選擇多少要根據(jù)實(shí)際情況而定。
　　在本系統(tǒng)中使用窗函數(shù)設(shè)計(jì)法(或稱傅立葉級(jí)數(shù)法)確定濾波器系數(shù),即由理想的濾波器頻率響應(yīng)Hd(w)經(jīng)傅立葉反變換導(dǎo)出hd(n),然后用一個(gè)有限長(zhǎng)窗函數(shù)序列w(n)截取。由于輸入給可編程系數(shù)濾波器的數(shù)據(jù)經(jīng)過(guò)了一次插值,且插值系數(shù)MRCF為8,因此此時(shí)輸入數(shù)據(jù)的采樣率fs為:
　　fs=614.4k