基于USB2.0的高速無(wú)線數(shù)傳接收設(shè)備的數(shù)據(jù)接收存儲(chǔ)方法

基于USB2.0的高速無(wú)線數(shù)傳接收設(shè)備的數(shù)據(jù)接收存儲(chǔ)方法
北京理工大學(xué)電子工程系(100081) 李新昌
 
　　摘　要：介紹了一種利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30TI144和DSP芯片TMS320F206實(shí)現(xiàn)無(wú)線數(shù)傳接收設(shè)備中數(shù)據(jù)接收存儲(chǔ)的方法。這種方法具有接口簡(jiǎn)單、使用方便等特點(diǎn)。
　　關(guān)鍵詞：位同步 幀同步 USB2.0 差錯(cuò)控制

　　數(shù)據(jù)接收存儲(chǔ)技術(shù)是信號(hào)采集處理領(lǐng)域內(nèi)的一個(gè)重要課題。利用這種技術(shù),可以把信號(hào)的實(shí)時(shí)采集和精確處理在時(shí)間上分為兩個(gè)階段,有利于獲得令人更滿意的處理結(jié)果。在無(wú)線數(shù)傳接收設(shè)備中應(yīng)用數(shù)據(jù)接收存儲(chǔ)方法時(shí),除了要滿足數(shù)據(jù)傳輸速率和差錯(cuò)控制方面的要求外,還需要考慮如何使設(shè)備易于攜帶、接口簡(jiǎn)單、使用方便。
　　傳統(tǒng)外設(shè)接口技術(shù)不但數(shù)據(jù)傳輸速率較低,獨(dú)占中斷、I/O地址、DMA通道等計(jì)算機(jī)系統(tǒng)關(guān)鍵資源,容易造成資源沖突問(wèn)題,而且使用時(shí)繁雜的安裝配置手續(xù)也給終端用戶帶來(lái)了諸多不便。近年來(lái),USB接口技術(shù)迅速發(fā)展,新型計(jì)算機(jī)紛紛對(duì)其提供支持。USB2.0是USB技術(shù)發(fā)展的最新成果,利用USB2.0接口技術(shù)開發(fā)計(jì)算機(jī)外設(shè),不但可以借用其差錯(cuò)控制機(jī)制[1][6]減輕開發(fā)人員的負(fù)擔(dān)、獲得高速數(shù)據(jù)傳輸能力(480Mb/s),而且可以實(shí)現(xiàn)便捷的機(jī)箱外即插即用特性,方便終端用戶的使用。
1 無(wú)線數(shù)傳接收設(shè)備總體構(gòu)成
　　無(wú)線數(shù)傳接收設(shè)備是某靶場(chǎng)測(cè)量系統(tǒng)的一個(gè)重要組成部分。如圖1所示,該設(shè)備由遙測(cè)接收機(jī)、GPS接收機(jī)和數(shù)據(jù)轉(zhuǎn)存系統(tǒng)構(gòu)成。遙測(cè)接收機(jī)利用天線接收經(jīng)過(guò)調(diào)制的無(wú)線電波信號(hào),解調(diào)后形成傳輸速率為4Mb/s 的RS-422電平差分串行數(shù)據(jù)流。以幀同步字打頭的有效數(shù)據(jù)幀周期性地出現(xiàn)在這些串行數(shù)據(jù)中。數(shù)據(jù)轉(zhuǎn)存系統(tǒng)從中提取出有效的數(shù)據(jù)幀,并在幀同步字后插入利用GPS接收機(jī)生成的本地時(shí)間信息,用于記錄該幀數(shù)據(jù)被接收到的時(shí)間,然后送給主機(jī)硬盤保存。

 
　　在無(wú)線數(shù)傳接收設(shè)備中,數(shù)據(jù)轉(zhuǎn)存系統(tǒng)是實(shí)現(xiàn)數(shù)據(jù)接收存儲(chǔ)的關(guān)鍵子系統(tǒng)。下面將詳細(xì)介紹該系統(tǒng)的硬件實(shí)現(xiàn)及工作過(guò)程。
2 數(shù)據(jù)轉(zhuǎn)存系統(tǒng)基本構(gòu)成及硬件實(shí)現(xiàn)
　　數(shù)據(jù)轉(zhuǎn)存系統(tǒng)主要由FPGA模塊、DSP模塊、USB2.0接口芯片構(gòu)成,各個(gè)模塊之間的相互關(guān)系如圖2所示示。圖中,4Mb/s的串行數(shù)據(jù)輸入信號(hào)SDI已由RS-422差分電平轉(zhuǎn)換為CMOS電平。為突出重點(diǎn),不太重要的信號(hào)連線未在圖中繪出。下面分別介紹這幾個(gè)模塊的主要功能。

 
2.1 FPGA模塊實(shí)現(xiàn)及其功能
　　FPGA模塊在Altera公司ACEX系列的EP1K30TI144-2芯片中實(shí)現(xiàn)。其中主要的功能子模塊有:位同步邏輯、幀同步邏輯、授時(shí)時(shí)鐘和譯碼邏輯。位同步邏輯主要由數(shù)字鎖相環(huán)構(gòu)成,用于從串行數(shù)據(jù)輸入信號(hào)SDI中恢復(fù)出位時(shí)鐘信號(hào)。幀同步邏輯從位同步邏輯的輸出信號(hào)提取幀同步脈沖。兩者為DSP利用其同步串行口接收串行數(shù)據(jù)作好準(zhǔn)備。這樣,利用一對(duì)差分信號(hào)線就可以接收同步串行數(shù)據(jù),簡(jiǎn)化了印制電路板的外部接口。授時(shí)時(shí)鐘在DSP和GPS接收機(jī)的協(xié)助下生成精度為0.1ms的授時(shí)信息。譯碼邏輯用于實(shí)現(xiàn)系統(tǒng)互聯(lián)。
2.2 DSP模塊實(shí)現(xiàn)及其功能
　　DSP模塊是數(shù)據(jù)轉(zhuǎn)存系統(tǒng)的主控模塊,在TI公司16位定點(diǎn)DSP芯片TMS320F206[4]中實(shí)現(xiàn)。在DSP的外部數(shù)據(jù)空間還配置了32K