控制之道-外部機制為CMOS LDO器件提供限流保護

功率半導(dǎo)體開發(fā)越來越趨向在器件支持的功能集中增添新的功能，從而提升電路設(shè)計靈活性。低壓降(LDO)穩(wěn)壓器的功能可增加的關(guān)鍵領(lǐng)域就是支持外部控制限流。這使其功耗能在無須使用復(fù)雜控制的條件下保持在極低等級。

圖1顯示了可調(diào)節(jié)軟啟動CMOS LDO的框圖，其中包括采用外部控制的限流保護電路。流過功率晶體管P_POWER的電流通過P_TRAD來復(fù)制為低得多的電平，并與NMOS晶體管(NB2)汲取的參考電流比較。一組晶體管(PB1、PB2及NB3)用于將P_TRAD的漏極至源極電壓保持為與P_POWER的相同。

如果流過P_TRAD的電流大小達到與工作區(qū)域內(nèi)NB2汲取的電流相同，電流比較器就會控制P_POWER的門極至源極電壓，方式是維持已有輸出電流的電平(即限流)。通過使用額外的限流模塊，就可以使用外部電阻REXT來控制流過NB1(及NB2和NB3)的參考電流的大小。為了恰當控制，REXT的電壓應(yīng)當相對于其電流保持恒定。

圖1：包括限流保護功能的CMOS LDO框圖。

圖2：限流模塊簡化電路圖

圖2展示的是限流模塊的簡化電路圖。此限流模塊實際上作為電壓緩沖器工作，為REXT提供參考電壓VEXT。所得到的電流IOUTPROT用于偏置圖1中連接二極管的NB1。配置為電壓緩沖器的運算放大器有兩級。第一級是傳導(dǎo)級，帶有組成有源負載的NMOS輸入晶體管(N4和N5)及PMOS晶體管(P2和P3)。第二級是圍繞隔離NMOS晶體管(N6)構(gòu)建的共漏極級。緩沖器的偏置電路由晶體管N1、N2和N3構(gòu)成，且緩沖器由電壓參考模塊提供的電流來偏置，幾乎提供零溫度系數(shù)。由PMOST晶體管(P4和P5)構(gòu)成的電流鏡用于從此模塊獲得輸出電流。頻率補償由電容CC在阻抗最高的節(jié)點上完成。所有電流鏡都針對恰當?shù)倪^驅(qū)動電壓而設(shè)計，而N6足夠大，可以輕易地處理達數(shù)十μA的電流。流過N1、N2及N3的電流電平接近1 μA。N3的存在確保存在非零電流IOUTPROT，即使外部電阻完全不存在。N6必須是隔離型NMOS器件，從而維持低門極至源極電壓，同時源極電壓接近于VREF (即1.25 V)。

設(shè)定流過電阻REXT的電流以確保阻抗值等于或低于100 k?，用于目標應(yīng)用(要求0.3 A連續(xù)負載電流或最少0.45 A電流極限)。例如，假定REXT = 82 k?及VREF = 1.25 V，即得：

(1)

不過，在其它應(yīng)用中，可以輕易地增加REXT至更大的值。P4和P5的寬度/長度(W/L)比的設(shè)計旨在降低IOUTPROT值，從而節(jié)省無用的電流消耗。此模塊恰當工作的最小VIN是：

(2)

此最小輸入電壓值通過VSG_N6的值取決于IREXT。此值將會極高，因為事實上N6是具有高閾值電壓的高壓晶體管。晶體管P2的過驅(qū)動電壓為0.3 V。

圖3：IREXT = 0/5/10/15/20 μA時不同VIN下的VREXT仿真結(jié)果

圖4： IREXT = 0/5/10/15/20 μA時不同VIN下的LDO(RL = 0)的電流極限仿真結(jié)果。

電路分析

我們進行了一系列的高精度HSPICE電路仿真，從而驗證所建議技巧的特性。圖3顯示了不同VREXT相對于VIN的波形，其中考慮到了IREXT的掃描幅度為0至20 μA，間隔為5 μA。電壓VREXT需要相對于VIN及IREXT變化恒定。對于高于4 V甚至最高14 V的VIN而言，VREXT在任何IREXT值時都擁有良好的線路穩(wěn)壓性能，優(yōu)于40 mV。如同預(yù)料，此圖的拐點在某種程序上、但又并非在極大程度取決于IREXT電流電平。它介于3.4 V(0電流)與4 V(電流20 μA)之間。負載穩(wěn)壓(即VREXT相對于IREXT的變化)也不錯，接近于80 mV。

圖4顯示了LDO在不同VIN條件下的短路電流，其中顧及到了IREXT掃描。 對于零IREXT (無REXT)而言，電流極限低于0.1 A，并且隨著VIN緩慢增加。短路電流值幾乎隨著IREXT線性增加。IREXT = 15 μA時，電流極限就為0.44 A至0.47 A，此電流電平等于0.3 A連續(xù)電流的應(yīng)用而言是適宜的。相應(yīng)地計算出REXT = 82 k?。IREXT = 20 μA時，電流極限已經(jīng)極高，達0.54 A至0.605 A。就此建議的VIN范圍為4 V至14 V。

圖 5： IREXT = 2/5/10/20 μA時不同VIN下的VREXT測量值。

圖6. REXT = 68 k?/82 k?時不同VIN下的IOUT-SC測量值。
測量結(jié)果

用于測試所建議技術(shù)的電路采用三層金屬0.5 mm標準16 V CMOS工藝制造。此電路面積為1.3 mm2，其中包括用于使VADJ處于±1%目標精度范圍內(nèi)的微調(diào)電路。如前所述，建議的LDO輸入電壓范圍為4 V至14 V，而參考電壓為1.25 V。LDO的輸出電壓可以使用兩顆電阻來在1.25 V與12 V之間外部設(shè)定。圖5所示的是不同IREXT電流曲線下不同VIN時的VREXT，此圖與圖3所示的仿真圖幾乎相同。此外，線路穩(wěn)壓事實上更好，在VIN介于4 V至14 V的條件下，達到不超過3 mV。負載穩(wěn)壓也接近于仿真圖中描繪的波形。圖6顯示了不同REXT值時在不同VIN下的LDO輸出短路電流。

VOUT=6.5V (通過外部反饋網(wǎng)絡(luò)獲得)、REXT=82 k?及VIN=7 V時，滿額1 mA至300 mA負載電流間隔、1 μs上升/下降時間時測得的瞬態(tài)負載穩(wěn)壓類似于圖7，證明此電路工作速度相當快。

圖7. 瞬態(tài)負載穩(wěn)壓測量結(jié)果：不同時間點時的IOUT及VOUT。

結(jié)論

應(yīng)用如本文所述的外部控制技術(shù)來為LDO限流，為設(shè)計工程師提供了高度靈活性，讓他們可以通過改變外部電阻值，從而為其特定電路設(shè)計選擇最適合的電流。此額外引腳的電壓通過連接至內(nèi)部VREF的電壓緩沖器來穩(wěn)壓。當REXT = 68 k?時，其電流高達0.6 A；但對于最大連續(xù)電流0.3 A的應(yīng)用而言，最佳選擇是將電流限制在最大0.45 A，而此電流極限可以通過使用阻值為82 k?的電阻REXT來獲得。理論考慮、仿真及實驗測試結(jié)果均顯示了這種建議的外部控制技術(shù)能夠完全發(fā)揮作用，而且LDO在滿額1 mA至300 mA負載電流間隔時擁有極快速的瞬態(tài)響應(yīng)。建議采用這種外部控制技術(shù)的LDO僅消耗100 μA電流(滿載時為160 μA)，300 mA電流時的壓降為200 mV (VOUT=6.5V。