基于DSP與雙目CMOS攝像頭的數(shù)字圖像處理系統(tǒng)

摘　要：介紹了基于浮點DSP處理器與雙CMOS攝像頭的數(shù)字圖像采集處理系統(tǒng),探討了系統(tǒng)的基本原理和設計方法,并給出了系統(tǒng)的實現(xiàn)方案。在該系統(tǒng)中,數(shù)據(jù)采集由兩個相互獨立的CMOS攝像頭完成,并由DSP進行圖像處理,FPGA協(xié)同DSP完成時序邏輯控制和組合邏輯控制。處理后的圖像可以通過1394接口輸出。該系統(tǒng)主要由FPGA和DSP實現(xiàn),設計靈活,具有很強的重構性。
 
關鍵詞：圖像 圖像處理 DSP FPGA IEEE1394 

傳統(tǒng)的數(shù)字圖像處理通常采用圖像采集卡,將模擬電視信號轉換成數(shù)字信號,然后由PC機進行軟處理。這樣不僅不夠靈活,處理能力也受到PC機和軟件的限制。隨著CMOS成像芯片工藝的改進和數(shù)字信號處理器功能的提升,使得數(shù)據(jù)量與計算量較大的圖像硬處理成為可能。本文詳細介紹了通過兩路CMOS攝像頭采集圖像,以浮點DSP為核心處理器,采用60萬門FPGA實現(xiàn)邏輯控制的數(shù)字圖像采集處理系統(tǒng)的設計原理和實現(xiàn)方法。本系統(tǒng)所采用的芯片與器件,在保證性能的同時,兼顧低功耗,整個系統(tǒng)可以由1394線纜供電。
 
1 原理概述 

整個系統(tǒng)的原理框圖如圖1所示。系統(tǒng)上電后,FPGA配置子板把配置文件加載到FPGA中。DSP由外部 FLASH引導,通過FPGA先設置1394接口芯片的內(nèi)部寄存器,再通過I2C總線設置攝像頭1、2的控制寄存器。FPGA提供攝像頭的工作時序和圖像序列的讀寫時序。云臺在DSP的控制下可以上下左右調(diào)整,捕捉感興趣的目標。8片1MB的SRAM作為兩路攝像頭的數(shù)據(jù)存儲器,16MB的SDRAM則充當DSP的外部數(shù)據(jù)緩沖。處理后的圖像既可以直接輸出至LCD進行顯示,也可以通過1394總線傳送至PC機。 

圖1 數(shù)字圖像采集處理系統(tǒng)原理框圖

2系統(tǒng)設計
 
整個系統(tǒng)由三部分構成:圖像采集模塊、圖像處理模塊和圖像傳輸模塊。
 
2.1 圖像采集模塊 

該模塊主要由兩組CMOS攝像頭和云臺組成。該模塊的接口信號見圖2。

 

圖2 圖像采集模塊連接圖

攝像頭采用韓國現(xiàn)代的HV7131R和五層玻璃透鏡。HV7131R采用0.3μm的CMOS工藝,有效像素30萬,功耗低于90mW,具有曝光控制、增益控制和白平衡處理等功能,最大幀率30fps@VGA。通過標準的I2C接口設置HV7131R的內(nèi)部寄存器,可以調(diào)節(jié)圖像的曝光時間、分辨率、幀率、RGB增益、鏡像等。
HV7131R輸出10位的RGB原始數(shù)據(jù),本系統(tǒng)采用了其中的高8位。多層玻璃透鏡可以濾除波長大于630nm的紅外線,并采用超焦距對焦方式,最小成像距離為3cm。 

攝像頭借助云臺跟蹤運動目標,水平旋轉范圍為-180