挑戰(zhàn)更低待機功耗，NXP專家來支招

　　節(jié)能減排已經(jīng)成為全球的大趨勢，在這一個趨勢下，現(xiàn)在，除了把電子設備運行時的功耗降低外，標準組織、半導體廠商也在把電子設備的待機功耗進一步，以節(jié)省更多的能耗和資金，數(shù)年前，如果說要將電子設備待機個功耗降低到幾十毫瓦，很多人會你認為是瘋狂的想法，而現(xiàn)在這已經(jīng)成為現(xiàn)實，而且，實際上，這還有進一步降低的空間，近日，恩智浦半導體資深產(chǎn)品市場經(jīng)理張錫亮分享了降低功耗的四個重要舉措。

　　待機功耗=驚人的浪費

　　據(jù)張錫亮介紹，數(shù)據(jù)顯示，平均下來，每個家庭每年僅在制冷、白家電、小家電等方面的支出就占到了40%左右，從待機功耗上測試，家庭電視機頂盒在一天待機狀態(tài)下的耗電量為0.131度，一個月按照30天算就是3.93度電，一年按365天算就是47.82度電，按照目前一度電0.52元計算，一年將多支出電費24.87元。

　　如果按每個筆記本每天待機功耗0.5W計算，每年消耗的電能和資金就是

　　200M*0.5W*365*24=876，000M Wattage/Hour=876M度=4，380MNT$=931.9MRMB=9億3千萬人民幣！

　　如果按每個手機充電器待機功耗0.3W來計算，每年都消耗就是：

　　1500M*0.3W*365*24=3，942，000M wattage/hour =3，942M度=19，710MNT$=4，194MRMB=41億9千萬人民幣

　　可見待機功耗造成的浪費是非常驚人的！實際上，在日常生活中，我們是經(jīng)常把電腦、筆記本、電視機、機頂盒、充電器置于待機狀態(tài)的，所以這些消耗是實實在在發(fā)生的。

　　針對待機功耗驚人的浪費，標準組織早就著手制定嚴格的規(guī)定，這是歐盟的能效星級標準

　　能源之星也有類似的規(guī)定，不過張錫亮表示，這個規(guī)定還不夠嚴苛，所以他預計能源之星會出臺更嚴苛的標準。

　　降低功耗的四大舉措

　　面對嚴格的待機功耗標準需求，半導體廠商各出奇招，努力降低待機功耗，張錫亮分享了NXP的四大舉措，就是：

　　1、采用burst模式提供輕載時的效率

　　所謂的Burst Mode就是間歇振蕩模式，是降低待機損耗的常用手段，當開關頻率降低到20K附近的時候如果還要繼續(xù)減小損耗，就可以進入Busrt mode，此時的開關波形是振一會停一會，這樣就可以進一步減小開關損耗。張錫亮解釋說，從下圖可以看出，電源的損耗在低功耗時主要由開關損耗來主導，可以用burst模式來降低損耗，不過，他說要注意選擇一個好的效率平衡點。

　　BURST 模式的主要是通過對電感電流峰值最小值的鉗位來實現(xiàn)的。使能BURST 模式要將MODE接低電平，讓BL」RST信號通過選擇器到SLEEP。

　　BURST 模式的具體工作過程見下圖，在輕載時，主功率管對負載是過充的，電感充向負載的電流大于負載電流，多余的電流就流向輸出大電容，這導致輸出電壓的升高。V而的升高到Bt）RST遲滯比較器的高值時，輸出BUSRr信號翻轉(zhuǎn)，傳輸至SLEEP信號，關斷主功率管，等電感電流反向時關斷同步管，同時還關斷系統(tǒng)中其他的大部分電路，使靜態(tài)功耗降低。當主功率管被關斷，負載電流由輸出濾波電容提供，所以輸出電壓下降，當降到BURST遲滯比較器的低值時，BUSRf信號使能主功率管，系統(tǒng)重新進入峰值電流鉗位狀態(tài)工作。高負載用同步整流輕負載的情況下效率要高。

　　2、在高負載時采用同步整流技術

　　同步整流是采用通態(tài)電阻極低的專用功率MOSFET，來取代整流二極管以降低整流損耗的一項新技術，它能大大提高DC/DC變換器的效率并且不存在由肖特基勢壘電壓而造成的死區(qū)電壓。因為功率MOSFET屬于電壓控制型器件，它在導通時的伏安特性呈線性關系。用功率MOSFET做整流器時，要求柵極電壓必須與被整流電壓的相位保持同步才能完成整流功能，故稱之為同步整流。

　　實際上，開關電源的損耗主要由3部分組成：功率開關管的損耗，高頻變壓器的損耗，輸出端整流管的損耗。在低電壓、大電流輸出的情況下，整流二極管的導通壓降較高，輸出端整流管的損耗尤為突出?？旎謴投O管（FRD）或超快恢復二極管（SRD）可達1.0～1.2V，即使采用低壓降的肖特基二極管（SBD），也會產(chǎn)生大約0.6V的壓降，這就導致整流損耗增大，電源效率降低。

　　目前筆記本電腦普遍采用3.3V甚至1.8V或1.5V的供電電壓，所消耗的電流可達20A。此時超快恢復二極管的整流損耗已接近甚至超過電源輸出功率的50%。即使采用肖特基二極管，整流管上的損耗也會達到（18%～40%）PO，占電源總損耗的60%以上。因此，傳統(tǒng)的二極管整流電路已無法滿足實現(xiàn)低電壓、大電流開關電源高效率及小體積的需要，成為制約DC/DC變換器提高效率的瓶頸。

　　3、采用SOI工藝提升系統(tǒng)能效

　　實際上，NXP 的Green chip芯片都是采用了其獨有的SOI工藝和設計，可以大幅度提升電源系統(tǒng)的能效，與普通電源相比，可以節(jié)能達20～30％，NXP的MOSFET也是采用這個工藝技術，可以將導通電阻做的很低。

　　4、采用Multi mode 實現(xiàn)能效的均衡

　　這實際上是一種變頻的技術，具體說來，就是在重負載下，減小PWM的頻率，這樣把開關損耗降到最低，還可以減少EMI。

　　在輕負載時，則關掉PFC轉(zhuǎn)換器，提升能效，這是通過輕載是降低反激式開關電源頻率來實現(xiàn)的，另外，張錫亮也表示可以在反饋環(huán)路中接一個更高歐姆值的梯形電阻來降低輕載時的損耗。

　　他也指出，在降低待機功耗的時候要注意消除噪聲

　　目前NXP green chip芯片的待機功耗測試指標

　　NXP融合了上述四種技術的各類控制器產(chǎn)品

　　未來，待機功耗標準會越來越嚴格，半導體廠商還會從哪些途徑降低待機功耗？張錫亮表示，NXP已經(jīng)研發(fā)出了新的技術來降低待機功耗，這個技術預計在今年下半年發(fā)布。有興趣的可以關注下。