3V與5V混合系統(tǒng)中邏輯器接口問題解決辦法

　　1 引言

　　近年來，隨著便攜式數(shù)字電子產(chǎn)品筆記本計(jì)算機(jī)、數(shù)字式移動電話、手持式測試儀表等的迅速發(fā)展，要求使用體積小、功耗低、電池耗電小的器件，數(shù)字系統(tǒng)的工作電壓已經(jīng)從5V降至3V甚至更低（例如2.5V和1.8V標(biāo)準(zhǔn)的引進(jìn)）。但是目前仍有許多5V電源的邏輯器件和數(shù)字器件可用，因此在許多設(shè)計(jì)中3V（含3.3V）邏輯系統(tǒng)和5V邏輯系統(tǒng)共存，而且不同的電源電壓在同一電路板中混用。隨著更低電壓標(biāo)準(zhǔn)的引進(jìn)，不同電源電壓邏輯器件問的接口問題會在很長一段時間內(nèi)存在。本文討論的是使用TTL和CMOS的3V和5V系統(tǒng)中邏輯器件間接口的基本概念和電路實(shí)例。理解了這些概念可避免不同電壓的邏輯器件接口時出現(xiàn)的問題和保證所設(shè)計(jì)的電路數(shù)據(jù)傳輸?shù)目煽啃浴?/P>

　　2 邏輯電平不同，接口時出現(xiàn)的問題

　　在混合電壓系統(tǒng)中，不同電源電壓的邏輯器件相互接口時會存在以下3個主要問題：

　　加到輸入和輸出引腳上允許的最大電壓的限制問題；

　　兩個電源間電流的互串問題；

　　必須滿足的輸入轉(zhuǎn)換門限電平問題。

　　器件對加到輸入腳或輸出腳的電壓通常是有限制的。這些引腳有二極管或分離元件接到Vcc。如果接入的電壓過高，則電流將會通過二極管或分離元件流向電源。例如3V器件的輸入端接上5V信號，則5V電源將會向3V電源充電。持續(xù)的電流將會損壞二極管和電路元件。

　　在等待或掉電方式時，3V電源降落到0V，大電流將流通到地，這使總線上的高電壓被下拉到地，這些情況將引起數(shù)據(jù)丟失和元件損壞。必須注意的是：不管是在3V的工作狀態(tài)或是0V的等待狀態(tài)部不允許電流流向Vcc。

　　另外用5V的器件來驅(qū)動3V的器件有很多不同情況，同樣TTL和CMOS間的轉(zhuǎn)換電平也存在不同情況。驅(qū)動器必須滿足接收器的輸入轉(zhuǎn)換電平，并要有足夠的容限和保證不損壞電路元件。

　　以上問題在詳細(xì)地分析一些具體電路后便會很清楚。

　　3 可用5V容限輸入的3V邏輯器件

　　3V的邏輯器件可以有5V輸入容限的器件是LVC、LVT、ALVT、LCX、LVX、等系列。此外，還有不帶總線保持輸入的飛利浦ALVC器件也是5V容限。

　　3.1 ESD保護(hù)電路

　　為了說清楚為什么3V器件可以有5V的輸入容限，首先介紹邏輯電路輸入端的靜電放電（ESD）保護(hù)電路的工作原理。

　　實(shí)際上數(shù)字電路的所有輸入端部有一個靜電放電（ESD）保護(hù)電路，如圖1（a）所示。傳統(tǒng)的CMOS電路通過接地的二極管D1、D2對負(fù)向高電壓限幅而實(shí)現(xiàn)保護(hù)，正向高電壓則由二極管D3鉗位。這種電路的缺點(diǎn)是為了防止電流流向Vcc電源，最大的輸入電壓被限制在Vcc+0.5V。對Vcc為3V的器件來說，當(dāng)輸入端直接與大多數(shù)5V器件輸出端接口時允許的輸入電壓會太低。大多數(shù)5V系統(tǒng)加到輸入端的電壓可達(dá)3.6V以上。有些3V系統(tǒng)電路可以使用兩個MOS場效應(yīng)管或晶體管T1、T2代替圖1（a）中的D1、D2二極管，如圖1（b）所示。T1、T2的作用相當(dāng)于快速齊納二極管對高電壓限幅。由于去掉了接到Vcc的二極管D3，因此最大輸入電壓不受Vcc的限制。典型情況下，這種電路的擊穿電壓在7-10V之間，因此可以適合任何5V系統(tǒng)的輸入電壓。

　　（a）傳統(tǒng)的ESD保護(hù)電路，輸入電壓被限制在Vcc+0.5V

　?。╞）改進(jìn)的ESD保護(hù)電路，輸入電壓不受Vcc限制

　　圖1 CMOS ESD保護(hù)電路

　　由上分析可知，改進(jìn)后具有ESD保護(hù)電路的3V系統(tǒng)的輸入端可以與5V系統(tǒng)的輸出端接口。

　　3.2總線保持電路

　　總線保持電路就是有一個MOS場效應(yīng)管用作上拉或下拉器件，在輸入端浮空（高阻）的情況下保持輸入端處于最后有效的邏輯電平。圖2（a）中的電路為一LVC器件總線保持電路的例子。在該例子中制造商采取了改進(jìn)措施而使其輸入端具有5V的容限。其基本原理如下：P溝道MOS場效應(yīng)管T1具有一個內(nèi)在的寄生二極管，它連接在漏極和襯底之間，通常源極與襯底是連在一起的，這就限制了輸入電壓不能高于Vcc+0.5V?，F(xiàn)在的措施是用常閉接點(diǎn)S1將源極與襯底相連，當(dāng)輸入端電壓比Vcc高0.5V時，比較器使S2閉合，S1斷開，輸入端電流不會通過二極管流向Vcc而使輸入具有5V的容限。圖2（b）是LVT和ALVT器件總線保持電路的例子。這種電路用了一個串聯(lián)的肖特基二極管D，這樣就消除了從輸入到Vcc的電流通路，從而可以承受5V輸入電壓。對于3V的總線保持LVC、LVT和ALVT系列器件可以承受5V的輸入電壓。但對于3V的ALVC、VCX等系列器件則不能，它們的輸入電壓被限制在Vcc+0.5V。

　?。╝）在LVC總線保持電路中，當(dāng)輸入電壓上升超過Vcc時，比較器使S1開路，消除了至Vcc的電流通路

　　（b）LVT和ALVT器件，反向偏置的肖特基二極管斷開了到Vcc的電流通路

　　圖2具有總線保持電路的輸入端

　　下面討論輸出端的情況。圖3是用于3V CMOS器件的輸出電路的簡化形式。當(dāng)輸出端電壓高于Vcc 0.5V（二極管壓降）時，P溝道MOS場效應(yīng)管T1的內(nèi)部二極管會形成一條從輸出端到Vcc的電流通路。所以這種電路在與5V器件相接時需要加保護(hù)電路。

　　圖3簡化的CMOS輸出級

　　圖4是一種帶保護(hù)電路的CMOS器件輸出電路。當(dāng)輸出端電壓高于Vcc時，比較器使S1開路，S2閉合，使電流通路消失，這樣在三態(tài)方式時就能與5V器件相接。

　　圖4帶保護(hù)電路的CMOS輸出端

　　3.3 biCMOS輸出電路

　　LVT和ALVT器件的biCMOS輸出電路如圖5所示。它用雙極NPN晶體管和CMOS場效應(yīng)管來獲得輸出電壓擺幅達(dá)到電源電壓的要求。電流不會通過NPN雙極晶體管T1回流到Vcc，但在P溝道MOS場效應(yīng)管中的內(nèi)在二極管仍然會形成一條從輸出端到Vcc的電流通路（為了簡化，圖5中沒有畫出該二極管）。因此這種電路不能接高于Vcc的電壓。

　　圖5 biCMOS輸出電路

　　對圖5電路所加的保護(hù)電路，如圖6所示。增加了反向偏置的肖特基二極管D1，用以防止電流從輸出端流到Vcc。為了簡化，圖中沒有畫出雙極晶體管。圖6中的輸出端與5V驅(qū)動器共用一條總線。在三態(tài)方式時，電路可以得到保護(hù)。當(dāng)出現(xiàn)總線爭奪即兩個驅(qū)動器部以高電平驅(qū)動總線時，比較器將P溝道MOS場效應(yīng)管T1斷開。當(dāng)3V器件處于等待方式而3V電源為0時，比較器和肖特基二極管D1可以起保護(hù)作用。

　　圖6用比較器和反向偏置的肖特基二極管保護(hù)3V器件的輸出端

　　4 3V、5V混合系統(tǒng)中不同電平器件接口的4種情況

　　為了保證在混合電壓系統(tǒng)中數(shù)據(jù)交換的可靠性，必須滿足輸入轉(zhuǎn)換電平的要求，但又不能超過輸入電壓的限度。圖7就是各種轉(zhuǎn)換電平的例子：

　　TTL電平輸入高電平VIH 2V以上

　　輸入低電平VIL 0.8V以下。

　　CMOS電平VIH為0.7×Vcc以上

　　VIL為0.3×Vcc以下。

　　圖7 TTL及CMOS器件的轉(zhuǎn)換電平

　　例如Vcc為5V±0.5V的系統(tǒng)，CMOS的輸入電壓VIH至少是3.85V，而VIL必須小于1.35V。在3V/5V混合系統(tǒng)的