選擇高精度數(shù)模轉(zhuǎn)換器

在本文中我們將對高精度數(shù)模轉(zhuǎn)換器的選擇和使用過程中所涉及的問題進行研究。DAC 的架構(gòu)對于DAC 的技術(shù)規(guī)格及其對電路板設(shè)計師的要求均有影響。為了實現(xiàn)最佳性能，需要謹(jǐn)慎地考慮DAC 上的電源、基準(zhǔn)和輸出放大器所產(chǎn)生的影響。

　　過采樣或增量累加DAC

　　過采樣或ΔΣADC 采用一個低分辨率DAC (通常僅1 位)，在其前后分別布設(shè)一個噪聲整形數(shù)字調(diào)制器和一個模擬低通濾波器。最準(zhǔn)確的商用增量累加DAC 實現(xiàn)±15ppm 的準(zhǔn)確度，但是需要15ms 才能穩(wěn)定，并要承受相對較高的1μV/√Hz 噪聲密度。其它可購得的過采樣DAC 在80us 內(nèi)穩(wěn)定，但是INL 較差，大約為240 ppm。

　　合成DAC

　　通過結(jié)合兩個較低分辨率的單片DAC，有可能構(gòu)成一個高分辨率的合成DAC。請注意，粗略DAC 的分辨率和精細(xì)DAC 的范圍需要重疊，以確保所有想要的輸出電壓都可實現(xiàn)。粗略DAC 的準(zhǔn)確度和漂移一般將限制合成DAC 的最終準(zhǔn)確度，因此要提高準(zhǔn)確度，就需要對合成DAC 轉(zhuǎn)移函數(shù)的特性和軟件進行校正。也可能需要頻率校準(zhǔn)，以校正隨溫度、時間、濕度和機械壓力產(chǎn)生的變化導(dǎo)致的漂移。

　　電阻串DAC

　　電阻串DAC 采用具有2N 個分接點的一系列電阻分壓器，以實現(xiàn)N 位分辨率。采用電阻串架構(gòu)的單片16 位DAC 一般含有一個較低分辨率的電阻串DAC 和一個范圍較小的DAC，范圍較小的DAC 用于插入串器件之間，以實現(xiàn)16 位分辨率。這種串+內(nèi)插器方法的一個優(yōu)點是，DAC 輸出具有固有的單調(diào)性，無需微調(diào)或校準(zhǔn)。

　　這類DAC 的基準(zhǔn)輸入阻抗一般很高(50KΩ～300kΩ)，而且不受輸入代碼的影響，從而有可能使用一個非緩沖型基準(zhǔn)。因為電阻串的輸出阻抗隨輸入代碼變化，所以大多數(shù)電阻串DAC 含有集成的輸出緩沖器放大器，以驅(qū)動電阻性負(fù)載。

　　盡管電阻串DAC 的DNL 本身非常好，但是INL 由串聯(lián)電阻器件的匹配決定，而且可能由于含有大量的獨立器件而難以控制。直到最近，這類DAC 的準(zhǔn)確度一直限制在約±180ppm。最近的進步已經(jīng)使得準(zhǔn)確度提高到了±60ppm。例如，LTC2656 在4mm x 5mm 封裝中集成了8 個DAC 通道，在16 位分辨率時具有±4LSB 的最大INL。

　　阻性梯形或R-2R 型DAC

　　阻性梯形或R-2R DAC 采用一種三端子結(jié)構(gòu)，電阻器在A 端和B 端之間切換。請注意，A 端和B 端上的阻抗與代碼的相關(guān)性很高，而C 端則具有一個固定阻抗。電阻器與開關(guān)的匹配情況將會影響這種結(jié)構(gòu)的單調(diào)性和準(zhǔn)確度。此類DAC 一般經(jīng)過修整或在出廠時經(jīng)過校準(zhǔn)，而且，具±1LSB INL 和DNL 的單調(diào)16 位阻性梯形電路DAC 上市已有很長時間了。

　　電壓輸出R-2R DAC

　　一種常見類型的R-2R DAC 將C 端用作DAC 輸出電壓，而A 端連接到基準(zhǔn)，B 端連接到地。輸出阻抗相對于輸入代碼是恒定的，從而有可能以非緩沖方式驅(qū)動電阻負(fù)載。例如，LTC2641 16 位DAC 能以非緩沖方式驅(qū)動60kΩ負(fù)載，同時保持±1LSB 的INL 和DNL，并消耗不到200μA 的電源電流。

　　這種方法的一個缺點是，基準(zhǔn)阻抗隨著輸入代碼大幅變化。由于R-2R 梯形電路的本質(zhì)，甚至DAC 輸出電壓中很小的變化也可能在基準(zhǔn)電流中引起1mA 或更大的階躍變化。為此，必須由一個高性能放大器來對基準(zhǔn)進行緩沖，并采用一種非常精細(xì)和針對性的檢測電路布局，以限制穩(wěn)定、干擾脈沖和線性度性能的最終劣化。

　　當(dāng)一個輸出緩沖器放大器和一個電壓輸出R-2R DAC 一起使用時，該放大器的開環(huán)增益和大信號共模抑制必須足夠高，以保持輸出的線性度(在18 位時>110dB)。輸出緩沖器的失調(diào)和輸入偏置電流將主要以DAC 輸出偏移的形式出現(xiàn)，但是這些參數(shù)在輸入共模范圍內(nèi)的任何變化都將以附加的INL 誤差形式出現(xiàn)。

　　請注意，在正和負(fù)基準(zhǔn)開關(guān)之間有必要保持匹配的阻抗，以保持DAC 線性度。因為CMOS 開關(guān)阻抗是電壓和溫度的函數(shù)，因此這給DAC 的準(zhǔn)確度帶來了挑戰(zhàn)，尤其是在低電源電壓時?？刹捎眠@種架構(gòu)的18 位DAC 的PSRR 被限制在約64dB。結(jié)果，隨著時間、溫度、電壓和負(fù)載狀況的變化，電源必須在約0.5% 的范圍內(nèi)保持恒定，以保持18 位性能。在工作溫度范圍內(nèi)，這類DAC 的INL 可以預(yù)期以±0.5LSB 或更大的幅度漂移。

　　迄今為止，當(dāng)采用一個5V電源時，運用該架構(gòu)和一個集成輸出放大器的18位DAC的性能一直被限制為±2LSB INL(在18位)。采用3V電源時，其性能將進一步限制為±3LSB INL(在18位)，且單調(diào)性下降至17位。電流輸出R-2R DAC

　　對于高準(zhǔn)確度應(yīng)用來說，這種架構(gòu)具有很多優(yōu)點?；鶞?zhǔn)阻抗是恒定的，可以用非緩沖型基準(zhǔn)或一個慢速低精確度運算放大器驅(qū)動。因為A 端和B 端處于相同的地電位，所以保持匹配的開關(guān)阻抗相對容易，甚至在出現(xiàn)電源電壓和溫度變化時也一樣。結(jié)果，精確的電流輸出R-2R DAC 具有卓越的PSRR 和溫度漂移性能。

　　與電流輸出R-2R DAC 一起使用的輸出放大器需要高開環(huán)增益(在18 位時>110 dB) 和低失調(diào)電壓。A 端和B 端之間的任何偏移都將產(chǎn)生一種取決于代碼的誤差電流，該誤差電流將以INL 誤差的形式出現(xiàn)。輸出緩沖器的輸入偏置電流不那么重要，主要以DAC 輸出偏移的形式出現(xiàn)。因為兩個輸入都始終處于地電位，所以放大器的共模抑制不重要。

　　在16 位時實現(xiàn)±1LSB INL 的電流輸出R-2R DAC 長久以來一直可以普遍購得，凌力爾特公司提供一種新的18 位DAC 系列，在18 位分辨率時實現(xiàn)±4ppm 的準(zhǔn)確度或±1LSB 的最大INL，在整個溫度范圍內(nèi)有保證。LTC2757 提供并聯(lián)接口，可立即購得。LTC2756/8 單和雙通道SPI DAC 計劃在未來數(shù)月內(nèi)推出。在18 位時，LTC2757 從-40℃～+85℃的典型 INL 漂移不到±0.2LSB，高達(dá)96dB 的PSRR 使輸出對電源變化不敏感。

　　緩沖型與非緩沖型DAC 輸出

　　有些高度準(zhǔn)確的DAC 在DAC 內(nèi)部集成了輸出放大器，而其它一些這類放大器則需要一個外部運算放大器。在這兩種情況下，大多數(shù)DAC 都提供集成的電平移動和反饋電阻器，以不再需要精確的外部器件。集成輸出放大器的主要優(yōu)點是占板面積小和使用方便。成本通常不是首要因素，因為外部放大器器件通常比DAC 本身便宜得多。

　　設(shè)計師應(yīng)該意識到，一個集成的輸出放大器也許會損害設(shè)計靈活性。內(nèi)部放大器提供的輸出擺幅、速度、噪聲和功率合起來，不可能對于多種應(yīng)用來說都是最佳的。例如，一個集成的單電源輸出放大器在靠近電源軌時將遭遇準(zhǔn)確度下降問題，因此設(shè)計師必須提供電平移動差分基準(zhǔn)，以利用全部的DAC 代碼范圍。如果內(nèi)部放大器的負(fù)反饋輸出不可使用，則有可能無法針對大容性負(fù)載來補償輸出環(huán)路，或增設(shè)一個外部緩沖器而不引入第二個反饋環(huán)路，對于那些需要一個較寬輸出擺幅或較高負(fù)載電流的用戶來說，他們將會由于增設(shè)一個具有與內(nèi)部放大器環(huán)路相串聯(lián)的獨立反饋環(huán)路的外部放大級，而導(dǎo)致準(zhǔn)確度、噪聲和功耗等性能的損失。

　　具有一個外部放大器的非緩沖型DAC 一般實現(xiàn)最佳性能。多種可購得的器件給設(shè)計師提供了自由，可對給定的應(yīng)用選擇一個具有最佳準(zhǔn)確度、速度、噪聲和功率的解決方案。

　　選擇輸出放大器

　　當(dāng)選擇與LTC2757 等準(zhǔn)確的電流輸出DAC 一起使用的放大器電路時，失調(diào)電壓是一個重要的考慮因素。DAC 線性度對放大器失調(diào)的敏感性取決于DAC 的實現(xiàn)方式，制造商應(yīng)該在數(shù)據(jù)表中描述清楚。就LTC2757 而言，±80μV 的失調(diào)電壓將在DAC 輸出引起約±1LSB 的INL 誤差。

　　要實現(xiàn)最佳的DC 準(zhǔn)確度，最簡單的解決方案是采用低失調(diào)(10μV) 自動調(diào)零放大器(如LTC1150 或LTC2054)。對于較寬的輸出擺幅來說，可以在環(huán)路中納入諸如LT1010 等第二個緩沖器放大器。LT1012 是一個良好的中間輸出放大器，以低功率(11.4mW) 實現(xiàn)中等速度(120μs 穩(wěn)定時間) 和良好的準(zhǔn)確度(±25μV 失調(diào))。

　　對于高速應(yīng)用來說，一個良好的選擇是LTC1468-2，該器件在18 位時以2μs 時間將10V 階躍穩(wěn)定在±1LSB 之內(nèi)。請注意，±75μV 的最大失調(diào)將在DAC 輸出端使INL 劣化高達(dá)±0.9LSB。對于需要較高準(zhǔn)確度的高速應(yīng)用來說，放大器失調(diào)可以用數(shù)字電位器來消除。

　　要在高速且未采用消除失調(diào)的措施時實現(xiàn)最佳準(zhǔn)確度，合成的放大器電路是一個良好的選擇。

　　結(jié)論

　　在電壓和電流輸出R-2R DAC 之間進行選擇時，設(shè)計師應(yīng)該意識到，每一種架構(gòu)對電源、基準(zhǔn)和輸出放大器都施加了不同的要求。選擇一個非緩沖型DAC 并將該DAC 與一個仔細(xì)選擇的放大器結(jié)合，可以最大限度地提高設(shè)計靈活性，并為給定應(yīng)用提供最佳解決方案。