用開關穩(wěn)壓器為高速ADC供電

對于挑選高速數(shù)據(jù)轉換器的設計者而言，功耗是最重要的系統(tǒng)設計參數(shù)。無論是需要較長電池壽命的便攜設計，還是消耗熱能較少的小型產(chǎn)品，功耗都很關鍵。系統(tǒng)設計者過去都采用低噪聲的線性穩(wěn)壓器為數(shù)據(jù)轉換器供電，如低壓差穩(wěn)壓器，而不是開關穩(wěn)壓器，原因是他們擔心開關噪聲會進入轉換器的輸出頻譜，從而大大降低AC性能。

不過，較新一代經(jīng)過噪聲優(yōu)化的開關穩(wěn)壓器(用于手機)可最大限度地減少與相鄰低噪聲與功率放大器之間的干擾，從而使應用發(fā)生了一種轉變。它們能夠直接從一個DC/DC轉換器為高速數(shù)據(jù)轉換器供電，而不會顯著降低AC性能。這一設計可立即將功率效率提高20%~25%。

現(xiàn)代高速轉換器可較前代減少大約50%的功耗，部分原因是將電源電壓從3.3V降低到了1.8V。在一個采用低壓差穩(wěn)壓器的設計中，隨著電源軌的下降，穩(wěn)壓器的壓差以及可用電源軌對功率效率就變得更為重要。電路板的數(shù)據(jù)部分通常有很多電壓軌，為FPGA和處理器提供各種核心與I/O電壓。而在模擬部分，可能只有少數(shù)“干凈”的電壓供選擇，如3.3V和5V。

對一個高速數(shù)據(jù)轉換器來說，可以用一只線性穩(wěn)壓器，從一個公共5V電壓軌獲得3.3V電壓。這樣，低壓差穩(wěn)壓器上有1.7V的壓降，相當于約35%的功率損失。當采用低壓差穩(wěn)壓器(如ADS4149)，從3.3V總線上為一只ADC提供1.8V電源時(參考文獻1)，線性穩(wěn)壓器上的功率損耗增加到大約45%，這意味著低壓差穩(wěn)壓器幾乎耗散了一半的功率。本例說明低效率的電源設計可輕易損失掉50%的功率。開關穩(wěn)壓器的效率與輸入電源軌的大小沒什么關系，因此，能節(jié)省相當大的功率。通過精心設計，可以將對AC性能的影響降低到最低程度。

電源濾波

隔離來自ADC開關噪聲的一個關鍵元件是電源濾波器，它包括一個鐵氧體磁環(huán)和旁路電容。在選擇鐵氧體磁環(huán)時應考慮多個關鍵特性。首先，鐵氧體磁環(huán)必須有用于數(shù)據(jù)轉換器的充足額定電流，它必須有低的DCR(直流阻抗)，以盡量減少磁環(huán)自身的壓降。例如，當一個200mA電源通過一個DCR為1Ω的磁環(huán)時，產(chǎn)生一個200mV的壓降。這個壓降可能將ADC上的電壓推至邊沿，考慮到電源電壓的標準差，ADC電壓甚至可能低于建議的工作電壓。

其次，鐵氧體磁環(huán)必須對開關頻率和DC/DC轉換器的諧波有高阻抗，以阻擋開關噪聲和開關毛刺。市面上大多數(shù)鐵氧體磁環(huán)的阻抗是在100MHz，而現(xiàn)代DC/DC轉換器的典型開關頻率是500kHz~6MHz。在我們的例子中，ADS4149評估模塊采用了一只TPS625290開關穩(wěn)壓器，開關頻率為2.25MHz(參考文獻2)。由于DC/DC穩(wěn)壓器是方波輸出，因此還必須考慮更高階的諧波。Murata公司的NFM31PC276B0J3EMI濾波器在該頻率范圍內(nèi)有高阻抗和低DCR。

圖1比較了一個采用100MHz時電阻為68Ω的Murata EMI濾波器的傳統(tǒng)鐵氧體磁環(huán)插入損耗。電源電路有低的阻抗，在50Ω環(huán)境下測出插入損耗。因此，電源濾波器的插入損耗量值可能有少許差異，雖然諧振頻率并不變化。

圖1，相比一個100 MHz時電阻為68Ω的傳統(tǒng)鐵氧體磁環(huán)，Murata公司的NFM31PC276B0J3 EMI有高的阻抗和低DCR。

電源濾波器中的其它元件是旁路電容。選擇這些電容值時，應使它們的諧振頻率(產(chǎn)生一個接地的低阻抗路徑)接近于開關頻率。這樣，通過磁環(huán)的開關噪聲就被短路到地。圖2的電源濾波器插入損耗比較表明，正確的旁路電容值可產(chǎn)生一個接近于開關頻率的諧振，即使是用于一只傳統(tǒng)鐵氧體磁環(huán)，如EXCML32A680。不過，在低頻時，如果將其與一只0Ω電阻放在一起，就沒有那么大差異了。另一方面，Murata EMI濾波器提供了圍繞開關頻率的大約20dB額外衰減。圖3中的電源濾波器使用了一只33μF鉭電容做寬頻去耦，而10μF、2.2μF和 0.1μF的陶瓷電容則有狹窄的諧振頻率。

圖2，正確的旁路電容值可產(chǎn)生一個接近于FS(開關頻率)的諧振，即使與一個傳統(tǒng)鐵氧體磁環(huán)(如EXC-ML32A680)結合使用。

圖3，此電源濾波器采用了一只33μF鉭電容做寬頻去耦，而10μF、2.2μF和 0.1μF的陶瓷電容則有狹窄的諧振頻率。

AC性能

根據(jù)數(shù)據(jù)轉換器的PSRR 特性，電源軌上某些噪聲量仍能進入ADC，降低AC性能。圖4是SNR與SFDR(無雜散動態(tài)范圍)比較掃頻圖，其中一個是用低壓差穩(wěn)壓器的基準電源(如1.8V的實驗室用干凈電源)，另一個是采用ADS4149評估模塊、有不同電源濾波器選項的DC/DC轉換器。

圖4，這些SNR(a)和SFDR(b)掃頻圖比較了一個用低壓差穩(wěn)壓器的基準電源(如1.8V的實驗室用干凈電源)，以及一個采用ADS4149評估模塊、有不同電源濾波器選項的DC/DC轉換器。

測試結果表明，在300MHz的中間頻率下，當用開關穩(wěn)壓器供電時，SNR性能比低噪聲低壓差穩(wěn)壓器下降了大約0.3dB。而各種方式的SFDR性能幾乎相同。通過仔細觀察正態(tài)化的FFT圖(開始于輸入信號，繪制的是噪聲與偏移頻率關系圖)，表明當使用次優(yōu)的EXC鐵氧體磁環(huán)時，整個Nyquist區(qū)中的背景噪聲略有升高，而沒有任何開關頻率饋入的跡象(圖5)。

圖5，正態(tài)化的FFT圖(開始于輸入信號，繪制的是噪聲與偏移頻率關系圖)，表明當使用次優(yōu)的EXC鐵氧體磁環(huán)時，整個Nyquist區(qū)中的背景噪聲略有升高，而沒有任何開關頻率饋入的跡象。

功率效率

用DC / DC 轉換器替代線性穩(wěn)壓器的主要優(yōu)點是節(jié)能。在用ADS4149評估模塊做的所有實驗中，分別采用了外接3.3V電源和一個公共的模擬電源軌，為低壓差穩(wěn)壓器和開關穩(wěn)壓器供電。表1給出了測得的功率效率，以及它們相應的靜態(tài)電流。這種比較表明，低壓差穩(wěn)壓器的功耗幾乎總是比ADC高得多。開關穩(wěn)壓器功耗較一個理想方案只高32mW，從而獲得了一個高效的電源設計。當逐步下調(diào)輸入電壓時(從3.3V起，再到2.5V或2.2V)，可以進一步提高低壓差穩(wěn)壓器的效率，但要付出更高系統(tǒng)成本和更大體積的代價。

雖然DC/DC轉換器設計需要較低壓差設計更多的外接元件，但其總體占位面積卻可能更小，因為較新型DC/DC轉換器有更高的開關頻率，從而大大降低了電感的體積，例如，在500kHz下需要33μH，而在2.25MHz下只要約2.2μH。

表1：轉換器的比較

反之，線性穩(wěn)壓器可能不需要電源濾波，但它們也有體積限制，因為它們通常要耗散更多功率。從成本角度看，開關穩(wěn)壓器可能成本略高，因為元件數(shù)量較多。不過，增加的效率可以抵消散熱技術以及系統(tǒng)功率預算的成本(參考文獻3與4)。

當系統(tǒng)設計者尋求更高功率效率的元件時，采用將高速數(shù)據(jù)轉換器設計中的電源架構改為開關穩(wěn)壓器的方法，可以節(jié)省大量的能耗。你可以用一個開關穩(wěn)壓器直接為一個低功耗的高速數(shù)據(jù)轉換供電，而不會明顯降低其AC性能。