MOSFET結(jié)構及其工作原理詳解

5.1.3 RD：漂移層電阻，主要是外延層中的電阻。一般做功率MOSFET都采用外延片。所謂外延片即在原始的低阻襯底（SUBSTRATE）硅片上向外延伸一層高阻層。高阻層用來耐受電壓，低阻襯底作為支撐又不增加很多電阻。對MOSFET來說，載流子（電子或空穴）在這些區(qū)域是在外界電壓下作漂移（DRIFT）運動，故而相關的電阻稱為RD。若要求MOSFET的耐壓高，就必須提高高阻層（對N溝道MOSFET來說，稱N－層）的電阻率，但當外延層的電阻率提高時，RD也隨之提高。這也是很少出現(xiàn)一千伏以上的高壓MOSFET的原因。

（1）降低溝道電阻首先我們來看如何降低溝道電阻。前面已經(jīng)提到，當前功率MOSFET發(fā)展的一個重要趨勢就是把單個原胞的面積愈做愈小，原胞的密度愈做愈高，其原因就是為了降低溝道電阻。為什么提高原胞的密度可降低溝道電阻呢？從圖一可以看出：HEXFET的電流在柵極下橫向流過溝道。其電阻的大小和通過溝道時的截面有關。而這個截面隨器件內(nèi)原胞周界的增長而增大。當原胞密度增大時，在一定的面積內(nèi)，圍繞著所有原胞的總周界長度也迅速擴大，從而使溝道電阻得以下降。

IR公司1995 年發(fā)展的第五代HEXFET，其原胞密度已比第三代大5倍。因此通過同樣電流時的硅片面積有希望縮小到原來的2/5。第五代的另一個特點是，其工藝大為簡化，即從第三代的6塊光刻板減為4塊，這樣器件的制造成本就可能降低。當今世界上最流行的仍是IR的第三代和第五代，第三代常用于較高電壓的器件（如 200～600伏），而第五代常用于較低電壓的器件（如30～250伏）。高密度結(jié)構在較低電壓器件中顯示更優(yōu)越作用的原因是因為低壓器件的體電阻RD較小，因而降低溝道電阻更易于顯出效果。過去有多年工作經(jīng)驗的電力電子工作者，常對當前生產(chǎn)廠熱中于發(fā)展低壓器件不感興趣或不可理解。這主要是電力電子技術的應用面已大大拓寬，一些低壓應用已成為新技術發(fā)展中的關鍵。最典型的是電腦中電源的需求。正在研究的是1伏甚至到0.5伏的電源，同時必須迅速通過50 或100安這樣大的電流，這種要求對半導體器件是十分苛刻的。就像要求一個非常低壓力的水源，瞬間流出大量的水一樣。

為進一步增加原胞密度，也可以采用挖槽工藝。通常稱為TRENCH(溝槽)MOSFET。將溝槽結(jié)構作了一個簡單圖示。溝槽結(jié)構的溝道是縱向的，所以其占有面積比橫向溝道為小。從而可進一步增加原胞密度。有趣的是，最早做功率稍大的垂直型縱向MOSFET時，就是從挖槽工藝開始的，當初稱為VVMOS,但由于工藝不成熟，因而只有當平面型的VDMOS出現(xiàn)后，才有了新一代的功率半導體器件的突破。在半導體器件的發(fā)展過程中，因為半導體工藝的迅速發(fā)展，或是一種新的應用要求，使一些過去認為不成熟的技術又重新有了發(fā)展，這種事例是相當普遍的。當前一統(tǒng)天下的縱向結(jié)構功率MOSFET，也有可能吸納橫向結(jié)構而為低壓器件注入新的發(fā)展方向。

(2）降低JFET電阻

為降低JFET電阻，很早就采用了一種工藝，即增加所夾溝道中的摻雜濃度，以求減小JFET的溝道電阻。

溝槽式結(jié)構也為降低JFET電阻帶來好處。原結(jié)構中的JFET在溝槽型結(jié)構中已經(jīng)消失。這也就使其RDS(ON)得以進一步下降。然而溝槽式的缺點是其工藝成本要比原平面型的結(jié)構較高。

（3）降低漂移電阻

上面的討論已涉及到如何降低溝道電阻RCH和JFET電阻RJ?，F(xiàn)在剩下的是如何來減小芯片的體電阻RD。上面已經(jīng)提到，當要求MOSFET工作于較高電壓時，必需提高硅片的電阻率。在雙極型晶體管中（晶閘管也一樣），有少數(shù)載流子注入基區(qū)來調(diào)節(jié)體內(nèi)電阻，所以硅片電阻率的提高對內(nèi)阻的增加影響較小。但 MOSFET則不屬于雙極型晶體管，它依賴多數(shù)載流子導電，所以完全是以外延層的電阻率來決定其RD。因而使MOSFET的RDS(ON)與器件耐壓有一個大概2.4到2.6次方的關系。即要求器件的耐壓提高時，其RDS(ON)必然有一個十分迅速的上升。這也是為什么在600伏以上常采用IGBT的原因。IGBT是絕緣柵雙極型晶體管的簡稱，IGBT雖然結(jié)構與MOSFET相似，但卻是一種雙極型器件。它也是采用少數(shù)載流子的注入來降低其體電阻的。

一個十分聰明的構思又為功率MOSFET提供了一條新出路。如果N－溝道MOSFET中的P基區(qū)向體內(nèi)伸出較長形成一個P柱。則當漏源之間加上電壓時，其電場分布就會發(fā)生根本的變化。通常PN結(jié)加上電壓時，電位線基本上是平行于PN結(jié)面的。但這種P柱在一定的設計下可使電位線幾乎和元件表面平行。就像P柱區(qū)和N－區(qū)已被中和為一片高阻區(qū)一樣。于是就可以采用較低的電阻率去取得器件較高的耐壓。這樣，RDS(ON)就因較低的電阻率而大大下降，和耐壓的關系也不再遵循前面所提到的2.4到2.6次方的關系了。這樣一種思路為MOSFET拓寬了往高壓的發(fā)展，今后和IGBT在高壓領域的競爭就大為有利了。

通過上面的各種努力，IR公司MOSFET的RDS(ON)正逐年下降，或者說，正在逐季下降。應用工作者如何抓住機會跟上器件的發(fā)展，及時把更好性能的器件用上去，就變得十分重要了。

5.2柵電荷QG的降低

MOSFET常常用在頻率較高的場合。開關損耗在頻率提高時愈來愈占主要位置。降低柵電荷，可有效降低開關損耗。

為了降低柵電荷，從減小電容的角度很容易理解在制造上應采取的措施。為減小電容，增加絕緣層厚度（在這兒是增加氧化層厚度）當然是措施之一。減低電容板一側(cè)的所需電荷（現(xiàn)在是降低溝道區(qū)的攙雜濃度）也是一個相似的措施。此外，就需要縮小電容板的面積，這也就是要減小柵極面積?？s小原胞面積增加原胞密度從單個原胞來看，似乎可以縮小多晶層的寬度，但從整體來講，其總的柵極覆蓋面積實際上是增加的。從這一點來看，增加原胞密度和減小電容有一定的矛盾。

采用了上述措施，IR 產(chǎn)生了第3.5代。也稱為低柵電荷MOSFET。第3.5代的米勒電容下降80％，柵電荷下降40％。當然第3.5代還有許多其它措施來降低RDS (ON)（降低了15％），這樣所帶來的好處不僅是開通速度快了，溫升降低了，也帶來了DV/DT能力的提高，柵漏電壓的增高，同時也降低了驅(qū)動電路的費用。所以對應用工作者來說，將大家最為熟悉的第三代改換用第3.5代的時機已經(jīng)來到。為緩解原胞密度增高后柵面積增大引起柵電荷過分增大的問題，一種折衷的結(jié)構也隨之出現(xiàn)。那就是將漏極的原胞結(jié)構改為條狀漏極。這時候可以有同樣窄的柵極（條密度很高）而不至于增加太多柵極面積，所以柵電荷得以減小。