電源管理:低功率芯片技術(shù)可能影響整個(gè)芯片設(shè)計(jì)流程

當(dāng)恩智浦半導(dǎo)體公司(NXP)開(kāi)始使用先進(jìn)的低功率芯片設(shè)計(jì)技術(shù)時(shí)，有一件事令其大吃一驚。“某些情況下，在實(shí)現(xiàn)階段出現(xiàn)了兩倍的產(chǎn)能下降?！盢XP公司設(shè)計(jì)與技術(shù)負(fù)責(zé)人Herve Menager表示。

從整個(gè)行業(yè)來(lái)看，這并不是一個(gè)特例。雖然EDA供應(yīng)商們一直在為兩種競(jìng)爭(zhēng)性的低功率規(guī)范爭(zhēng)斗不休，但它們似乎忽略了一個(gè)更大的問(wèn)題：類(lèi)似多電壓設(shè)計(jì)等低功率技術(shù)如此困難，以至于設(shè)計(jì)人員需要重新考慮整個(gè)芯片的設(shè)計(jì)流程。在最近于加州Monterey舉行的電子設(shè)計(jì)過(guò)程(EDP)大會(huì)上，Menager和其它芯片設(shè)計(jì)師詳細(xì)探討了這方面的挑戰(zhàn)。

EDA供應(yīng)商們理解設(shè)計(jì)師所處的兩難境地?！爱a(chǎn)能帶來(lái)的影響是巨大的。”Cadence設(shè)計(jì)系統(tǒng)公司Encounter營(yíng)銷(xiāo)副總裁Eric Filseth說(shuō)，“低功率技術(shù)不能單靠版圖，這是架構(gòu)方面的事，涉及驗(yàn)證、實(shí)現(xiàn)、測(cè)試等整個(gè)設(shè)計(jì)階段。”

大多數(shù)觀察人士認(rèn)為，業(yè)界已經(jīng)確立了諸如門(mén)控時(shí)鐘和多電壓閥值(multi-Vt)等一些基本的低功率設(shè)計(jì)技術(shù)，而且它們也得到了現(xiàn)有工具的支持。門(mén)控時(shí)鐘通過(guò)限制時(shí)鐘分配來(lái)減少動(dòng)態(tài)功率，多電壓閥值設(shè)計(jì)在非關(guān)鍵性能處使用高電壓閥值單元來(lái)降低漏電流。

設(shè)計(jì)師遇到的難題在于怎樣利用更先進(jìn)的多電壓技術(shù)。在采用多電壓供電(multi-Vdd)方法時(shí)，一些模塊的供電電壓要低于其它模塊，從而形成電壓“孤島”。這種情況在靜態(tài)電壓時(shí)已經(jīng)非常復(fù)雜，而當(dāng)采用動(dòng)態(tài)電壓調(diào)整方法在工作期間改變電壓值時(shí)，會(huì)變的更加復(fù)雜。

為了降低漏電流，一些設(shè)計(jì)采用功率選通法并通過(guò)多閥值CMOS(MTCMOS)開(kāi)關(guān)關(guān)閉不在使用狀態(tài)的模塊。在這里，上電和斷電順序的設(shè)計(jì)和驗(yàn)證可能會(huì)特別復(fù)雜。

先進(jìn)的技術(shù)也在不斷迎頭趕上。在2006年設(shè)計(jì)自動(dòng)化會(huì)議上，由Sequence Design公司撰寫(xiě)的調(diào)查報(bào)告指出，有26%的受訪者表示正在使用門(mén)控時(shí)鐘，另有24%使用的是multi-Vt庫(kù)(參見(jiàn)圖1)。

“多電壓和電源關(guān)斷等先進(jìn)技術(shù)會(huì)影響到整個(gè)設(shè)計(jì)流程?！毙滤脊綬TL綜合和低功率產(chǎn)品部營(yíng)銷(xiāo)總監(jiān)Gal Hasson表示。

F1：設(shè)計(jì)人員正在使用電壓島、電源門(mén)控和其他功率控制技巧。

設(shè)計(jì)挑戰(zhàn)

Menager在EDP會(huì)議上指出，截至目前，NXP已經(jīng)嘗試借助兩種方法來(lái)解決動(dòng)態(tài)功率問(wèn)題，分別是通過(guò)門(mén)控時(shí)鐘降低功耗，以及減小開(kāi)關(guān)電容。最近，該公司開(kāi)始使用電壓島和頻率調(diào)整方法來(lái)滿(mǎn)足性能和功率要求。

多電壓設(shè)計(jì)通常需要：電平轉(zhuǎn)換器，讓信號(hào)跨越電源域邊界；保持寄存器，在斷電時(shí)保持狀態(tài)信息；片上開(kāi)關(guān)，實(shí)現(xiàn)加電和斷電；隔離單元，在斷電時(shí)控制輸出。這些技術(shù)NXP都在使用，但針對(duì)電路單元的自動(dòng)實(shí)現(xiàn)和驗(yàn)證的詳細(xì)意圖卻非常復(fù)雜，Menager表示。

例如，電平轉(zhuǎn)換器引入的版圖約束會(huì)極大提高CAD工具的復(fù)雜性，Menager表示。雖然版圖在邏輯上是正確的，但在物理方面卻可能出錯(cuò)，他指出。

Menager表示，當(dāng)隔離鉗位二極管用于電源開(kāi)關(guān)時(shí)，可能傳輸不必要的數(shù)據(jù)，而浮置輸入端也可能發(fā)生短路。保持寄存器可能需要緩存樹(shù)對(duì)控制信號(hào)“常開(kāi)”，而電源連接不僅容易出錯(cuò)，而且非常耗時(shí)，他說(shuō)。

Menager認(rèn)為，電壓島可以利用片上開(kāi)關(guān)打開(kāi)或關(guān)閉，但這樣做會(huì)使電源分配和底層規(guī)劃變得更為復(fù)雜。開(kāi)關(guān)需要合適的尺寸來(lái)平衡電流承載能力與面積和漏電流二者之間的關(guān)系，有必要使用靜態(tài)IR壓降分析來(lái)驗(yàn)證這個(gè)尺寸。

在SoC級(jí)，全局緩沖策略和電源分布是很復(fù)雜的，Menager指出。

低功率設(shè)計(jì)對(duì)可測(cè)試設(shè)計(jì)(DFT)影響很大，Menager指出。在電壓島間插入掃描鏈會(huì)大量增加復(fù)雜性。

“我們需要對(duì)后端實(shí)現(xiàn)具有更少破壞性的靈活解決方案。”Menager說(shuō)，“重要之處在于捕獲，且在早期正確捕獲電源網(wǎng)絡(luò)的意圖。”

通用功率格式(CPF)對(duì)捕獲電源意圖至關(guān)緊要。據(jù)Menager透露，NXP已經(jīng)使用了Si2的CPF，并發(fā)現(xiàn)其極具價(jià)值。但在CPF和Accellera的統(tǒng)一功率格式(UPF)之間的標(biāo)準(zhǔn)之爭(zhēng)卻是個(gè)令人頭疼的問(wèn)題。

“好消息是我們終于從無(wú)格式發(fā)展到有格式，”Menager說(shuō)，“壞消息卻是，我們一下子從一無(wú)所有跳躍到有太多選擇?！?/FONT>

當(dāng)時(shí)鐘變得復(fù)雜

飛思卡爾半導(dǎo)體公司也使用多電壓技術(shù)，其GSM手機(jī)的待機(jī)電流和工作電流正在以每年大約15%的速度下降，設(shè)計(jì)經(jīng)理Milind Padhye表示。Padhye指出，采用多電壓設(shè)計(jì)法后，設(shè)計(jì)中的未用部分其電源可以被切斷；低性能部分可以工作在較低電壓下。不過(guò)，這樣做也存在著成本問(wèn)題。

“對(duì)多電壓設(shè)計(jì)而言時(shí)鐘是一個(gè)最大的挑戰(zhàn)。”P(pán)adhye表示，“電壓促使時(shí)鐘移位。當(dāng)時(shí)鐘開(kāi)始移位時(shí)，時(shí)序就會(huì)出現(xiàn)混亂。最終可能需要上百個(gè)邊界條件來(lái)優(yōu)化時(shí)序?！?/FONT>

Padhye認(rèn)為，為了達(dá)到高效的電壓分割，需要采用架構(gòu)分析方法，并且系統(tǒng)必須經(jīng)過(guò)多次驗(yàn)證，包括斷電過(guò)程中、斷電完成后以及上電期間。

“假設(shè)你創(chuàng)建的某個(gè)事務(wù)在斷電狀態(tài)下終止，而且現(xiàn)在芯片也不工作了，”P(pán)adhye說(shuō)，“你如何進(jìn)行調(diào)試？這就好似對(duì)一個(gè)死者詢(xún)問(wèn)‘你能告訴我你是如何死亡的嗎’一樣?！盤(pán)adhye宣稱(chēng)，避免1個(gè)電源缺陷相當(dāng)于避免10個(gè)功能性缺陷。

針對(duì)保持驗(yàn)證，設(shè)計(jì)人員必須確認(rèn)狀態(tài)被正確保存和被正確恢復(fù)，而且系統(tǒng)能在上電后正常工作。針對(duì)電壓和頻率變化，設(shè)計(jì)人員必須驗(yàn)證系統(tǒng)性能狀態(tài)、電壓變化，以及變化期間和變化后的系統(tǒng)操作。

Padhye指出，整個(gè)流程能始終支持低功率技術(shù)是很重要的。雖然飛思卡爾公司正在使用CPF，但最終還是希望業(yè)界能夠采用統(tǒng)一的功率格式，Padhye表示。

更高抽象層

TI公司科學(xué)家Mahesh Mehendale也贊成在低功率設(shè)計(jì)中采用系統(tǒng)級(jí)方法。他的EDP演講綜述了多標(biāo)準(zhǔn)、多格式視頻處理器SoC面臨的低功率設(shè)計(jì)挑戰(zhàn)。

據(jù)Mehendale透露，TI公司在SoC級(jí)的電源管理策略包括：自適應(yīng)電壓調(diào)整，可根據(jù)工藝和溫度最小化電壓；動(dòng)態(tài)電源切換，可在不同電源模式間切換以減少漏電流；動(dòng)態(tài)電壓和頻率縮放，可調(diào)整電壓和頻率來(lái)適應(yīng)性能要求；多電壓域；以及靜態(tài)漏電管理。

Mehendale指出，技巧在于找到頻率與公共集電極電壓間的“功率最優(yōu)化”工作點(diǎn)。較低的Vcc有助于動(dòng)態(tài)和泄漏功率，但如果Vcc下降但是頻率保持不變，那么門(mén)數(shù)量將會(huì)上升，從而有悖于任何功率節(jié)省方案。如果在架構(gòu)級(jí)進(jìn)行選擇，優(yōu)化的MHz/Vcc折衷可驅(qū)動(dòng)對(duì)并行和管線機(jī)制的需求。

“功耗問(wèn)題需要在所有抽象級(jí)加以解決?！盡ehendale說(shuō)，“其在系統(tǒng)和架構(gòu)層的影響尤其顯著。”

包括Cadence、新思和Magma在內(nèi)主要的IC實(shí)現(xiàn)工具供應(yīng)商都表示，他們正在改善對(duì)先進(jìn)的低功率設(shè)計(jì)技術(shù)的支持。今年早些時(shí)候，Cadence在CPF基礎(chǔ)上推出了一款低功率設(shè)計(jì)流程。由Cadence公司開(kāi)發(fā)的這一流程正在推進(jìn)標(biāo)準(zhǔn)化，它在綜合、驗(yàn)證、形式等效性檢查、DFT和物理版圖方面都有效融合了功耗意識(shí)。

目前Cadence尚未提供的功能是系統(tǒng)級(jí)低功率設(shè)計(jì)?！斑@是一定要做的事，”Filseth說(shuō)，“架構(gòu)和系統(tǒng)級(jí)是獲得功率節(jié)省的主要場(chǎng)合。”

新思公司的所有綜合優(yōu)化功能(包括DFT)都具有“功率意識(shí)”，Hasson表示。為了支持多電壓設(shè)計(jì)，新思的綜合工具可以確定保持、隔離和電平轉(zhuǎn)換單元。在物理實(shí)現(xiàn)方面，新思的電源網(wǎng)絡(luò)規(guī)劃工具可以執(zhí)行電壓下降分析，它的版圖工具可以正確放置電源開(kāi)關(guān)。

Magma設(shè)計(jì)自動(dòng)化公司兩年前就提供了一體化的低功率設(shè)計(jì)流程，Magma公司低功率產(chǎn)品部產(chǎn)品經(jīng)理Arvind Narayanan表示：“Herve Menager談到的multi-Vdd流程在系統(tǒng)中是自動(dòng)實(shí)現(xiàn)的?！?/FONT>

供應(yīng)商們表示，多年來(lái)對(duì)低功率設(shè)計(jì)的支持一直是EDA產(chǎn)業(yè)的優(yōu)先考慮對(duì)象?！斑@并不是對(duì)現(xiàn)有工具的功能追加，”Filseth認(rèn)為，“而是對(duì)設(shè)計(jì)流程該如何工作的重新通盤(pán)考慮。”