復(fù)雜電源管理組件的設(shè)計(jì)挑戰(zhàn)及解決方案

隨著系統(tǒng)內(nèi)電源數(shù)量的增多，為了確保其安全、經(jīng)濟(jì)、持續(xù)和正常的工作，對(duì)電源軌進(jìn)行監(jiān)測(cè)和控制變得非常重要，特別是在使用微處理器時(shí)。確定電壓軌是否處于工作范圍內(nèi)，以及該電壓相對(duì)于其它電壓軌是否按照正確的時(shí)序上電或斷電，這些對(duì)于系統(tǒng)執(zhí)行的可靠性和安全性來(lái)說都是至關(guān)重要的。例如FPGA，在向組件提供5V I/O(輸入/輸出)電壓之前，必須先施加3.3V的核心電壓，并持續(xù)至少20ms，以避免組件上電時(shí)受到損壞。對(duì)于系統(tǒng)的可靠性來(lái)說，滿足這樣的時(shí)序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。

同時(shí)，電源軌數(shù)量也在顯著增加。一些復(fù)雜的系統(tǒng)，如LAN(局域網(wǎng)絡(luò))交換機(jī)和移動(dòng)電話基站，線路卡通常會(huì)包含10路或更多電壓軌；即使是對(duì)成本敏感的消費(fèi)性系統(tǒng)，如等離子電視，也可能具有多達(dá)15路的獨(dú)立電壓軌，其中許多電壓軌都需要進(jìn)行監(jiān)控和時(shí)序控制。在高階系統(tǒng)中，每個(gè)DSP組件會(huì)需要多達(dá)四個(gè)獨(dú)立的電源。而在更多情況下，單一系統(tǒng)中可能存在著大量的多電源組件，包括FPGA、ASIC、DSP、微處理器和微控制器(以及模擬組件)。

電壓監(jiān)控和時(shí)序控制有時(shí)會(huì)變得極為復(fù)雜，特別是當(dāng)一個(gè)系統(tǒng)必須設(shè)計(jì)為能夠支持上電時(shí)序控制和斷電時(shí)序控制，并能夠在工作期間的不同時(shí)間點(diǎn)上對(duì)不同電源軌上的所有可能故障狀況均產(chǎn)生多種響應(yīng)時(shí)。中心電源管理控制器是解決這個(gè)難題的最佳方案。

設(shè)計(jì)風(fēng)險(xiǎn)與電源數(shù)量、組件數(shù)量和系統(tǒng)復(fù)雜程度成正比，外部因素也會(huì)增加風(fēng)險(xiǎn)。例如，如果在初始設(shè)計(jì)階段沒有完整地定義出主ASIC的特性，那么電源設(shè)計(jì)工程師必須用硬聯(lián)機(jī)實(shí)現(xiàn)電壓監(jiān)控閾值和時(shí)序控制，但廡┒伎贍芑崴孀臕SIC技術(shù)指標(biāo)的改變而產(chǎn)生變化。故對(duì)于任何一個(gè)中心電源系統(tǒng)管理器來(lái)說，易于調(diào)整電源的方法將會(huì)是非常有用的。

基本監(jiān)控

圖1：基于比較器的欠壓檢測(cè)，提供通用電源良好輸出，適用于3路電源系統(tǒng)。

圖1所示的是監(jiān)控多任務(wù)電壓軌的簡(jiǎn)單方法。其中，每路電壓軌都使用獨(dú)立的電路。電阻分壓器將電壓軌按比例降低，并為每一路電源設(shè)置一個(gè)欠壓跳變點(diǎn)。所有的輸出被連接在一起，產(chǎn)生通用電源良好訊號(hào)。更小的制程尺寸正推動(dòng)核心電壓向更低的方向發(fā)展。低壓時(shí)余量的不足可能會(huì)引起預(yù)想不到的組件行為。隨著核心電壓的下降，對(duì)高精密度電壓監(jiān)控器的要求將更加苛刻，如圖2所示。

圖2：現(xiàn)代電子系統(tǒng)中需要高精密度監(jiān)控器。

基本時(shí)序控制

圖3所示的是如何利用分離組件實(shí)現(xiàn)基本的時(shí)序控制，此處采用邏輯閾值而不是比較器。12V和5V電源軌是由其它電路產(chǎn)生的。為了確保系統(tǒng)能夠正確工作，必須導(dǎo)入一段時(shí)間延遲。這里是透過使用RC電路來(lái)緩慢升高與5V電源串聯(lián)的N信道FET的閘極電壓而實(shí)現(xiàn)的。所選用的RC值可確保FET在達(dá)到閾值電壓并導(dǎo)通之前能獲得足夠的延遲時(shí)間。這些電壓的上電時(shí)間也是利用RC來(lái)進(jìn)行時(shí)序控制的。由于RC能驅(qū)動(dòng)每個(gè)LDO的EN(使能)接腳，因此無(wú)需串聯(lián)FET。選定的RC值要確保在EN接腳上的電壓爬升到其閾值之前有足夠的延遲時(shí)間(t2,t3)。

圖3：四路電源系統(tǒng)的基本分離式時(shí)序控制。

這種簡(jiǎn)單、低成本的電源時(shí)序控制方法只占用很少的電路板面積，因此適用于多種應(yīng)用。這種方法適合于成本是主要考慮因素、時(shí)序要求很簡(jiǎn)單，且時(shí)序控制電路的精確性不是十分重要的系統(tǒng)。

但許多情況下需要比RC延遲電路更高的精確性。此外，這種簡(jiǎn)單的解決方案也不允許以結(jié)構(gòu)化的方法處理故障(例如，一個(gè)5V電源失效最終將影響到其它電源軌)。

利用IC進(jìn)行時(shí)序控制

市場(chǎng)上有各種各樣的電源時(shí)序控制器。有些組件能夠直接實(shí)現(xiàn)電源模塊的輸出，并提供多種輸出配置。有些組件內(nèi)建電荷泵電壓產(chǎn)生器，對(duì)于需要對(duì)更高電壓軌進(jìn)行時(shí)序控制、卻又缺少高壓源(如12V電源軌)的低壓系統(tǒng)來(lái)說，這一點(diǎn)特別有用，能夠驅(qū)動(dòng)N信道FET的閘極。許多這類組件具有使能接腳，可以接受來(lái)自于按鈕開關(guān)或控制器的外部訊號(hào)，以便在需要時(shí)重新啟動(dòng)時(shí)序控制或切斷所控制的電壓軌。

圖4所示的是如何使用電源時(shí)序控制器ADM6820和ADM1086精確且可靠地對(duì)系統(tǒng)中的電源軌進(jìn)行時(shí)序控制。內(nèi)部比較器檢測(cè)電壓軌何時(shí)會(huì)超過精密的設(shè)定電平，經(jīng)過可程序的上電延遲之后，按正確時(shí)序產(chǎn)生輸出。閾值透過電阻比值來(lái)設(shè)定，延遲透過電容來(lái)設(shè)定。

圖4：使用監(jiān)控IC對(duì)四路電源系統(tǒng)進(jìn)行時(shí)序控制。

整合的電源系統(tǒng)管理

有些系統(tǒng)具有許多電源軌，采用這種使用大量IC，并利用電阻和電容來(lái)設(shè)置時(shí)序和閾值電平的分離解決方案會(huì)變得過于復(fù)雜、成本過高，且不能提供適當(dāng)?shù)男阅堋?/FONT>

具有八路電壓軌的系統(tǒng)會(huì)需要復(fù)雜的上電時(shí)序控制。每路電壓軌都要監(jiān)控，以免出現(xiàn)欠壓或過壓故障。產(chǎn)生故障時(shí)，根據(jù)故障機(jī)制，需要切斷所有電源電壓，或初始化電源切斷時(shí)序。此外，必須根據(jù)控制訊號(hào)的狀態(tài)采取相應(yīng)措施，并根據(jù)電源的狀態(tài)產(chǎn)生標(biāo)志位。在具有四路或更多電源的系統(tǒng)中，使用集中式組件來(lái)管理電源比較可取。圖5所示的是采用這種方法的一個(gè)例子。

圖5：打印機(jī)應(yīng)用中的上電與斷電時(shí)序。

集中式監(jiān)測(cè)和時(shí)序控制

通常，系統(tǒng)中包含的電源數(shù)量越多，系統(tǒng)就越復(fù)雜，因此精密度限制也越嚴(yán)格。另外，在低壓狀態(tài)下，例如1.0V和0.9V，利用電阻來(lái)設(shè)定精確的閾值也變得很有挑戰(zhàn)性。ADM1066在最壞情況下允許輸入檢測(cè)器比較器的閾值被設(shè)定在1%范圍內(nèi)，而與電壓(低至0.6V)無(wú)關(guān)，并可工作在該組件允許的整個(gè)溫度范圍內(nèi)。這可以增加每個(gè)比較器的內(nèi)部突波濾波和遲滯。其邏輯輸入適用于啟動(dòng)上電時(shí)序控制、關(guān)閉所有電源軌，或執(zhí)行其它功能。

比較器的信息被送入功能強(qiáng)大和靈活的狀態(tài)機(jī)核心，這些信息具有以下幾種用途。

時(shí)序控制：當(dāng)最近的使能電源的輸出電壓進(jìn)入到窗口中時(shí)，時(shí)間延遲被觸發(fā)，以按照上電時(shí)序接通下一個(gè)電源軌?？赡苄枰哂卸嘀厣想娕c斷電時(shí)序，或具有差別較大的上電與斷電時(shí)序的復(fù)雜時(shí)序控制。

超時(shí)：如果已經(jīng)使能的電源軌沒有按照預(yù)期上電，可以執(zhí)行一套適當(dāng)?shù)膽?yīng)對(duì)措施(例如產(chǎn)生一個(gè)中斷訊號(hào)或關(guān)閉系統(tǒng))。相較之下，純模擬的解決方案只會(huì)讓系統(tǒng)簡(jiǎn)單地掛在時(shí)序中的那一點(diǎn)上。

監(jiān)控：如果任一電源軌上的電壓超出了預(yù)設(shè)的窗口，可以根據(jù)產(chǎn)生故障的電源軌、故障類型和目前的工作模式，采取適當(dāng)?shù)膽?yīng)對(duì)措施。含有五路以上電源的系統(tǒng)通常都相當(dāng)昂貴，因此全面的故障保護(hù)是極為重要的。

即使系統(tǒng)中的最高電壓只有3V，仍然可以透過內(nèi)建電荷泵產(chǎn)生大約12V的閘極驅(qū)動(dòng)電壓，允許輸出能夠直接驅(qū)動(dòng)串聯(lián)的N信道FET。其它額外的輸出能夠使能或切斷DC/DC轉(zhuǎn)換器或穩(wěn)壓器，使輸出內(nèi)部上拉至其中一個(gè)輸入電壓或內(nèi)建的穩(wěn)壓電壓。輸出也可以被指定為開漏輸出。輸出可以作為狀態(tài)訊號(hào)，如電源良好或上電重置。如果需要的話，狀態(tài)LED可以直接由輸出來(lái)驅(qū)動(dòng)。

電源調(diào)整

除了能夠監(jiān)控多任務(wù)電壓軌并提供復(fù)雜的時(shí)序控制解決方案之外，整合電源管理組件還可以用于暫時(shí)或永久調(diào)整某些電壓軌電壓。透過調(diào)節(jié)組件上調(diào)整節(jié)點(diǎn)或反饋節(jié)點(diǎn)上的電壓，可以改變DC/DC轉(zhuǎn)換器或穩(wěn)壓器的電壓輸出。組件中的DAC，可以直接控制調(diào)整/反饋節(jié)點(diǎn)。為了實(shí)現(xiàn)最大的效率，這些DAC不會(huì)在地與最大電壓間工作，而是會(huì)以標(biāo)稱的調(diào)整/反饋電平為中心點(diǎn)，在一個(gè)相當(dāng)窄的窗口中工作。如ADI的ADM1066包含一個(gè)用來(lái)測(cè)量電源電壓的12位ADC，以實(shí)現(xiàn)死循環(huán)電源電壓調(diào)節(jié)方案。它可以調(diào)整DAC來(lái)校準(zhǔn)電壓輸出，使其盡可能接近目標(biāo)電壓。這個(gè)死循環(huán)方案提供了一個(gè)非常精確的電源調(diào)節(jié)方法，如圖6所示。

圖6：ADI公司用于八路電源系統(tǒng)的集中式時(shí)序控制與監(jiān)控解決方案。

這種電源調(diào)節(jié)方案有兩個(gè)主要應(yīng)用。首先是電源容限的概念，也就是說，當(dāng)電源處于規(guī)定的設(shè)備電源電壓范圍邊界時(shí)，測(cè)試系統(tǒng)對(duì)電源做出的反應(yīng)。數(shù)據(jù)通訊、電信、移動(dòng)電話基礎(chǔ)設(shè)備、服務(wù)器和儲(chǔ)存局域網(wǎng)絡(luò)設(shè)備等制造商在將其系統(tǒng)提供給終端客戶之前，必須進(jìn)行嚴(yán)格的容限測(cè)試。

電源調(diào)節(jié)方案的第二個(gè)應(yīng)用是補(bǔ)償系統(tǒng)電源波動(dòng)，包括溫度改變引起的短期波動(dòng)以及組件老化引起的長(zhǎng)期波動(dòng)。ADC及DAC回路可被周期性地啟動(dòng)(例如每10s、30s或60s)，再加上軟件校準(zhǔn)回路，就可以使電壓保持在其應(yīng)有的范圍內(nèi)。