外部電源eps設計中心技術與芯片的應用

1 前言

最近幾年電源產品已經取得了突破性的進步，但與此同時，當今能源浪費的問題已成為國內外越來越關注的問題，它反映在以下幾個方面：

⑴ 突出的問題包括：使用礦物燃料的能源資源是有限的，獲取能源的成本也在增加，礦物燃料的消耗也帶來其它負面影響(即環(huán)境污染)，而可替代能源資源還沒有成熱；

⑵ 所有的家電產品和電子設備都要消耗電力；

⑶ 不斷增長的個人用電子產品通過使用適配器和充電器[外部電源(EPS)]也在消耗能源外部電源。

每年到底消耗多少能源呢?能源浪費的數(shù)量估算每年銷售的EPS為10億個以上；估算正在使用的EPS為100億個低效線性電源所占EPS的百分比為46%(幾乎一半)。如世界上某發(fā)達國家每年EPS浪費的能源（30～60）BkW/小時，約浪費（25～50）億美金，它等效于26個中等規(guī)模的電廠。

2 用節(jié)能理念來推動或重新設計

電源在輕載時的高效率是關鍵因素。工作模式的效率是當電源工作在25%、50%、75%及100%負載時效率的平均值。在整個負載范圍內持續(xù)的高效率比重載時的高效率更加重要，最理想的控制方案是隨負載的降低頻率也相應地降低。

為了解決電源系統(tǒng)提供更高的能量利用效率，國際上頒布了許多標準，如國際能源署“1W計劃”、美國新版能源之星、美國80PLUS等。有哪些新的EPS能效標準呢？

新的外部電源(EPS)能效標準：適用于所有功率從小于1W到250W的單路輸出的外部電源(EPS)；等同于Energy Star(EPA)標準(CEC，CECP，AGO，EU);同時適用于AC-DC和AC-AC適配器及充電器;美國其它的州也會用的標準/法規(guī)正在進行中；中國CECP標準從2005年1月1日開始生效；在澳大利亞從200*月1日開始生效；歐盟從2007年1月1日也將采用標準中工作模式時的相應規(guī)定。

隨著這些新標準的出臺，對電源設計有了新的挑戰(zhàn)。為此，需要有新的舉措來面對新的挑戰(zhàn)。首先就是要用節(jié)能理念來推動或重新設計。即：節(jié)能已成為一個重要的設計要求；而今60%的現(xiàn)有方案都無法滿足新標準的要求；關于外部電源(EPS)的節(jié)能標準已經頒布；不少公司新推出的產品系列能令您的設計符合所有日前及提議中的標準.再則要用新技術來應對設計挑戰(zhàn)，如為了降低待機模式的能耗，安森美半導體則側重于其他技術，如跳周期待機模式，PWM控制器主控PFC(輕載時關斷PFC以降低待機能耗)。此外，將諸多新技術和功能集成到芯片內，如DDS(動態(tài)自供電)、頻率抖動、Soxy-less(無線圈去磁檢測)等，可起到簡化外圍電路設計的作用，也相應減少了功率損耗。值此僅就選擇節(jié)能芯片和利用智能電源管理技術節(jié)省能源二個方面加以研對。

3 節(jié)能芯片的選擇

3.1 Link Switch-LP器件特點及工作方式

⑴LinkSwitch-LP系列的產品特性

易于設計、外圍元件數(shù)目很少的解決方案；原邊電路控制器在負載超過峰值功率點時限制了輸出電流，無需電流檢測電阻；完善的故障保護—過熱、短路及開環(huán)；可在通用輸入電壓范圍(85VAC-265VAC)內操作；圖1為典型應用的簡化電路(a)及輸出特性(b)，突出的特點是節(jié)能技術：無需任何附加元件，輕松達到全球所有的節(jié)能標準；在265VAC輸入時的空載能耗

⑵LinkSwitch-LP的系統(tǒng)成本優(yōu)勢

從圖1可知：頻率抖動降低了EMI，采用簡單的EMI濾波；電感既用于濾波又用于保險絲功能，見圖1中A點部分；內部高壓恒流源省去了啟動和偏置電路，見圖1中B點部分；內部電流檢測電路省去了外圍的電流檢測電阻，見圖1中c點部分；嚴格的器件參數(shù)公差，低的限流點，允許初級繞組上不使用箱位電路，見圖1中D點部分；低成本的變壓器反饋穩(wěn)壓，見圖1中E點部分；輸出電壓由分壓電阻決定，有精確的FB腳電壓，見圖1中F點部分；開/關操作不需要頻率補償元件，見圖1中G點部分。針對有最低成本要求，且對恒壓／恒流要求寬松的應用進行了優(yōu)化。

3.2典型應用

圖2顯示的是一個典型的用LNK564IC構成的6V 330mA恒壓/恒流(CV/CC)輸出電源電路的替代方案。以下對方案特點作一分析。

⑴輸入電路

AC輸入差模濾波可由C1和L1形成的極低成本的輸入濾波器得以實現(xiàn)。LNK564的頻率抖動特性省去輸入pi(C、L、C)濾波元件，僅需要一個大容量電容。加上一個套管還可使輸入電感L1既用作保險絲，又用作一個濾波元件。這一簡單的濾波保險絲輸入級更進一步地降低了
系統(tǒng)成本。另一個可選方案是用一個保險絲電阻RFl來提供保險絲的功能。

在某些應用中如果允許EMI的裕量較低及／或降低的輸入耐浪涌能力，那么可以從中線上去掉輸入二極管D2。在這類應用中，D1需要是一個耐壓為800V的二極管。

⑵關于LNK564開／關控制

該設計采用簡單的偏置繞組(T1脈沖變壓器的1和2端)電壓反饋方式，由LNK564進行開/關控制。當開關關閉時，由R1及R2形成的電阻分壓器決定了脈沖變壓器T1偏置繞組的輸出電壓。在V/I曲線[見圖1(b)]上的恒壓工作區(qū)域，LNK564器件使能／禁止開關周期以維持FB引腳的電壓為1.69V。二極管D3及低成本陶瓷電容C3提供初級反饋繞組(T1/3.4)電壓的整流濾波功能。當加重的負載超出恒定功率閾值，F(xiàn)B引腳電壓開始隨電源輸出電壓的下降而降低。內部振蕩器頻率在這一區(qū)域內線性下降，直到達到啟動頻率50%為止。當FB引腳電壓下降到低于自動重啟動閾值(FB引腳通常為0.8V，這相當于電源輸出電壓在1V到1.5V之間)，電源將關斷100ms，然后再重新開啟100ms。它將會持續(xù)進行這一工作模式直到FB腳超過自動重啟動閾值。這一功能在輸出短路的情況下可降低平均輸出電流。

該方案中，可將C3提高到0.47mF或更高來進一步降低空載耗。

由于LNK564中使用了限流調節(jié)技術從而使得限流點公差非常精確，同時采用較新的變壓器結構技術得以在初級電路中實現(xiàn)無箝位電路的設計。峰值漏極電壓在265VAC輸入時可以控制在550V之下，對700V耐壓(BVDss)的MOSFET管來說有非常大的裕量。

⑶輸出整流管的選擇

輸出的整流濾波由輸出整流管D4和濾波電容C5來實現(xiàn)。由于自動重啟動特性，平均短路輸出電流大大低于1A，因而可以使用低成本的D4整流管。輸出電路只要能處理電源輸出短路時的持續(xù)短路電流就可以了。二極管D4為超快恢復型二極管，用來優(yōu)化輸出V/I特性。備選電阻R3作為假負載，在空載輸出時將輸出電壓加以限制。盡管存在這個假負載，空載能耗在265VAC時仍能保持在140mW左右的目標范圍內。通過將R3的值提高到2.2kW或更高，就可滿足更低的空載能耗要求，并同時可將輸出電壓限制在9V以下。如需要，可將備選的Zener(齊納)嵌位二極管(VRl)安裝在電路板的左側的空白位置以便在開環(huán)情況下限制電源最大輸出電壓。

4 利用智能電源管理技術節(jié)省能源

近幾年來，電源管理技術有飛躍的發(fā)展，可供選擇的設計方案也越來越多。政府環(huán)保團體及消費者不斷向電子產品廠商施加壓力，敦促他們在增加產品功能的同時，也必須降低系統(tǒng)的能耗。目前，便攜式電子產品市場的發(fā)展尤其令人矚目。例如，無線通信產品不斷推陳出新，功能也越趨多樣化，是帶動整個市場發(fā)展的功臣。照目前的發(fā)展趨勢看，移動電話、個人數(shù)字助理、MP3播放機、數(shù)字相機及便攜式電子游戲機都朝著外型更小、速度更高、功能更齊備的方向發(fā)展。為了確保/通話時間/(即電池壽命)可以延長至滿意的水平，工程師便一直致力于改善電源供應子系統(tǒng)的設計。

便攜式電子產品的電池壽命取決于兩個關鍵因素，其一是電源轉換效率，而另一個因素是系統(tǒng)的能源管理方法。電源轉換系統(tǒng)負責將電池的供電電壓盡量以最高的效率轉為設計規(guī)定的供電干線電壓，而能源管理系統(tǒng)則針對實際的應用情況，實時提供剛好能滿足其需要的供電，以節(jié)省能源。

4.1利用Power Wise技術降低能耗

新—代的節(jié)能技術側重于調節(jié)處理器的頻率及電壓以降低能耗。對于以電池供電的系統(tǒng)來說，究竟系統(tǒng)能否長時間處于開啟狀念，取決于其能耗的大小。單單降低其頻率只會減少其平均功耗，但不會減少某一計算上作所需耗用的能源。系統(tǒng)電壓必須調低，才可真正是節(jié)省能源。動態(tài)電壓調節(jié)(DVS)及自適應電壓調節(jié)(AVS)這兩種電源管理技術都可降低系統(tǒng)電壓.

⑴ 什么是自適應電壓調整？該技術有哪些優(yōu)點？

用于跟蹤系統(tǒng)處理器性能變化的嵌入式自適應電源控制器(APC)作出自適應電壓調整。APC通過一個Power Wise高速低電源接口將系統(tǒng)處理器的頻率、溫度和處理變化準確地傳遞給外部適應電源管理芯片。然后，該電源管理單元根據性能需求自動調整系統(tǒng)處理器的供給電壓。以前的電壓調整方案都是開環(huán)回路。CPU控制在頻率/電壓檢查表中維護的電壓，通過一個專用接口和電源管理電路來提供電壓。檢查表中的值是否是假與最糟糕情況下的值。自適應電壓調整減輕了CPU干擾并降低了閉環(huán)回路方式的電壓。Power Wise技術提供的自適應電源管理與ARM的Intelligent Energy Manager提供的準確動態(tài)性能設置相結合，提供了空前理想的結果。

⑵ 動態(tài)電壓調節(jié)(DVS)技術先是將不同的電壓及頻率配對成不同的組合，調節(jié)時便根據實際需要挑選最適用的電壓/頻率組合。

己可提供多款電源管理集成電路PMIC，其中包括可支持DVS模式的LP3906、LP3907，以及可支持DVS和AVS兩種模式的LP5550、P5551及LP5552。動態(tài)電壓調節(jié)(DVS)技術可以節(jié)省耗電及能源，還為供電電壓預留一些額外的空間，以支持不同工藝及溫度的系統(tǒng)，這個預留的額外空間雖然足以應付最環(huán)的情況，但實際應用時便會浪費較多耗電。我們只要關閉系統(tǒng)的電源供應環(huán)路，控制環(huán)路便可靈活調節(jié)操作電壓，并將之降至最低，以便盡量節(jié)省能源。Power Wise技術便是利用這個方法節(jié)能。

4.2 Power Wise特征

Power Wise接口(PW)可以支持智能的能源管理系統(tǒng)。Power Wise是一種針對系統(tǒng)整體需要的能源管理技術，確保以電池供電的電子產品可利用自適應電壓調節(jié)(AVS)技術以及控制不同狀態(tài)的切換。Power Wise技術采用閉環(huán)AVS系統(tǒng)搭配高速的串行電源管理總線，確保處理器無論在任何時候，以任何頻率操作，都可采用最低的電壓，以便將動態(tài)能耗降至最低。

Power Wise技術也可為處理器的電位提供偏壓。由于供電電壓Vdd已調低，以減少動態(tài)損耗，晶體管的閾值電壓也必須調低，以確保驅動電壓可以保持在較高的水平，但缺點是漏電與靜態(tài)功率損耗會增加。只要為電位阱提供反向偏壓，漏電便會減少。此外，以同—供電電壓(Vdd)為例來說，也為電位阱提供正向偏壓，以提高驅動電壓。

可以支持Power Wise閉環(huán)AVS功能的標準系統(tǒng)配置必須有以下的基本元件：內置于處理器之內的先進電源控制器、設有PWI從屬器的電源管理集成電路，以及將兩者連接一起的雙線PWI串行總線。電源管理集成電路負責為處理器提供電壓，電壓大小則由先進電源控制器內的PWI主控器負責調節(jié)，辨法是由主控器將有關的命令傳往PWI從屬器，再由相關的電路進行調節(jié)。

先進電源控制端負責接收主處理器的命令，為電壓控制過程提供一個不受處理器影響的操作環(huán)境，以及實時跟蹤邏輯電路的操作速度。先進電源控制器永遠處于戒備狀態(tài)，不斷監(jiān)測系統(tǒng)的一切參數(shù)，例如，系統(tǒng)溫度、負載、瞬態(tài)、工藝及其他有關的變動都會受到監(jiān)測。每當先進電源控制器收到有關頻率即將轉變的消息，便會先行做出研判，以確定若以新頻率操作，系統(tǒng)最少需要多少供電才稱為可穩(wěn)定操作。整個過程由閉環(huán)電路負責監(jiān)控，例如先進電源控制器先將電壓調節(jié)命令經由PWI接口傳送到PWI從屬器，然后再由伺服裝置將電壓凋節(jié)到適當?shù)乃健?BR>
其技術參數(shù)如下：LP5552輸出數(shù)目為7；輸出電壓及電流有：2個降壓穩(wěn)壓器為0.8v到1.235v輸出電壓，800mA的輸出電流；5個降壓穩(wěn)壓器為0.8v到3.3v輸出電壓，高達250mA的輸出電流。輸入電壓范圍為2.7V至4.8V。接口為PWl 2.0。封裝為micro SMD-38。

4.3 Power Wise技術應用

Power Wise?技術是先進的能源管理解決方案，主要針對當前和未來受能源所限制的數(shù)字設備，適用于雙內核處理器、手機、便攜式收音機、個人數(shù)字助理、以電池供電的電子產品以及便攜式設備?？蓪?shù)字處理器的能耗降低70%，從而延長電池壽命、支持更多功能和改善使用者的體驗。Power Wise采用自適應電壓調節(jié)（AVS）和閾值電壓調節(jié)等技術，將數(shù)字邏輯集成電路的工作和泄漏功耗自動降至最低，同時保持最小的系統(tǒng)開銷。

Power Wise技術提供在單芯片系統(tǒng)和支持組件之間的一種優(yōu)化的閉環(huán)回路，而無需CPU干涉。嵌入式Power Wise技術因為可以合成，所以可不受處理器影響。

5 結束語——電源排序技術也是一種較為理想之節(jié)能方案

除上述選擇節(jié)能芯片和利用智能電源管理技術節(jié)省能源二個方面之外，需指出的是對于不同類型的產品其節(jié)能技術方式也有所不同。而電源排序技術的應用也是一種較為理想之方案。因為在很多大功率系統(tǒng)中，空間和冷卻系統(tǒng)的成本都很高。因此，就任何POL轉換器而言，做到緊湊、高效率并具有低靜態(tài)電流以滿足新的“綠色”標準都是極端重要的。另外，很多微處理器和數(shù)字信號處理器(DSP)都需要一個內核電源和一個輸入/輸出(1/O)電源，這些電源在啟動時必須排序。設計人員必須考慮加電和斷電操作時內核和I/O電壓源的相對電壓和時序，以符合制造商的性能規(guī)格要求。沒有恰當?shù)碾娫磁判?，就可能出現(xiàn)閉鎖或過大的電流消耗，這有可能導致微處理器I/O端口損壞，或存儲器、可編程邏輯器件(PLD)、現(xiàn)場可編程門陣列(FPGA)、數(shù)據轉換器等支持性器件的I/O端口損壞。