基于FPGA的單線LED調(diào)光芯片的設(shè)計(jì)

1.引言

LED以其使用時(shí)間長(zhǎng)、大視角、高亮度、色彩斑斕等特點(diǎn)而在近年來(lái)迅速的發(fā)展，它是繼白熾燈、高強(qiáng)度放電燈、熒光燈之后第四代新能源。LED屬于P/N結(jié)型半導(dǎo)體，它作為一種固態(tài)冷光源，與傳統(tǒng)光源相比，具有耗電量小、環(huán)保、安全可靠、體積小的優(yōu)點(diǎn)。為了加強(qiáng)節(jié)能減排的目，所以各種類型的LED驅(qū)動(dòng)器中加上調(diào)光的功能是大勢(shì)所趨。通常，LED驅(qū)動(dòng)器的調(diào)光方式有3種：可控硅調(diào)光、模擬調(diào)光、PWM(脈寬調(diào)制)調(diào)光。每種調(diào)光方式都有其優(yōu)點(diǎn)及局限性。為了便于數(shù)字信號(hào)控制，本芯片主要采用脈寬調(diào)制(PWM)來(lái)調(diào)光。脈沖寬度調(diào)制(PWM)就是脈沖調(diào)制方法中的一種，是指工作頻率恒定(即工作周期不變)，通過(guò)改變功率開(kāi)關(guān)管導(dǎo)通時(shí)間或截止時(shí)間來(lái)改變占空比。占空比是指高電平在一個(gè)周期之內(nèi)所占的時(shí)間比率，通過(guò)占空比的調(diào)整使輸出電壓穩(wěn)定的方式。廣泛應(yīng)用在從測(cè)量、通信到功率控制與變換及LED照明等許多領(lǐng)域中。

2.芯片結(jié)構(gòu)框圖

圖1所示為該調(diào)光芯片的結(jié)構(gòu)框圖，其中SDI用于接收數(shù)據(jù)，SDO用于數(shù)據(jù)的向后傳輸，振蕩器為芯片提供時(shí)鐘晶振，VLED為芯片提供電源，LDO為一線性穩(wěn)壓器，數(shù)字控制單元包括decode模塊、PWM模塊，OUTR、OUTG、OUTB為芯片的三個(gè)輸出端，用于顏色顯示。

?

?

3.芯片的工作原理

本芯片采用單線通訊方式傳輸數(shù)據(jù)，采用歸零碼的方式發(fā)送信號(hào)。系統(tǒng)在上電以后，SDI接收從控制器傳輸來(lái)的數(shù)據(jù)流，該數(shù)據(jù)流為基于歸零碼的二進(jìn)制數(shù)據(jù)，當(dāng)每個(gè)芯片接收36bit后，SDO輸出口開(kāi)始轉(zhuǎn)發(fā)數(shù)據(jù)，為下一個(gè)芯片提供輸入數(shù)據(jù)。RGB是工業(yè)界的一種顏色標(biāo)準(zhǔn)，是通過(guò)紅(R)、綠(G)、藍(lán)(B)三個(gè)顏色通道的變化以及它們相互之間的疊加來(lái)得到各式各樣的顏色。

系統(tǒng)OUTR、OUTG、OUTB三個(gè)PWM輸出端經(jīng)過(guò)數(shù)字控制單元，每通道接收到12bit數(shù)據(jù)，每通道有12位PWM灰階控制，有4096灰度等級(jí)。每通道發(fā)出相應(yīng)不同占空比的信號(hào)，如果輸入的是RESET信號(hào)，系統(tǒng)將接收到的數(shù)據(jù)送LED顯示。

4.主要功能模塊的實(shí)現(xiàn)

4.1 decode模塊

該模塊用于數(shù)據(jù)的采集，判斷輸入的數(shù)據(jù)是1還是0，并且將數(shù)據(jù)傳送到R、G、B端口。采用脈沖邊沿檢測(cè)法，獲得輸入數(shù)據(jù)的上升沿sdi_posedge和sdi_negedge信號(hào)，將一個(gè)數(shù)據(jù)周期的高電平時(shí)鐘數(shù)、低電平時(shí)鐘數(shù)、整個(gè)周期的時(shí)鐘數(shù)分別存放在high_count、low_count、count_cycle三個(gè)寄存器中，在數(shù)據(jù)的下降沿來(lái)臨時(shí)，將high_count寄存器中的數(shù)據(jù)與count_cycle寄存器右移一位的數(shù)據(jù)進(jìn)行比較，當(dāng)high_count中的數(shù)值大于count_cycle右移一位的數(shù)值時(shí)，我們判斷此時(shí)輸入的數(shù)據(jù)位1，反之為0.將此時(shí)獲得的0或者1存儲(chǔ)在8位寄存器data_reg的最后一位，每來(lái)一位數(shù)據(jù)下降沿，將sdi_negedge_count寄存器加1，當(dāng)該寄存器的數(shù)值分別為12、24、36時(shí)，將8為寄存器data_reg中的數(shù)據(jù)賦與rdata、gdata、bdata用于PWM模塊的編碼。在sdi_negedge_count為36時(shí)，將frame_flag寄存器置1，表示該模塊已經(jīng)接收完數(shù)據(jù)，剩下的信號(hào)通過(guò)SDO轉(zhuǎn)發(fā)出去。圖2所示為各個(gè)寄存器的Modelsim的仿真波形。

?

?

4.2 PWM模塊

該模塊用于將decode模塊采集的數(shù)據(jù)，用于PWM編碼，輸出不同占空比的波形。

圖3中，當(dāng)來(lái)一個(gè)時(shí)鐘脈沖時(shí)，循環(huán)計(jì)數(shù)器的輸出增大，寄存器鎖存一個(gè)12bit信號(hào)，鎖存信號(hào)不斷與循環(huán)計(jì)數(shù)器的數(shù)據(jù)進(jìn)行比較，當(dāng)鎖存信號(hào)小于循環(huán)計(jì)數(shù)器的輸出時(shí)，比較器輸出高電平，否則輸出低電平。

?

?

循環(huán)計(jì)數(shù)器循環(huán)一個(gè)周期后，向寄存器發(fā)出一個(gè)使能信號(hào)EN，寄存器鎖存下一個(gè)信號(hào)。

在每一個(gè)計(jì)數(shù)器計(jì)數(shù)周期，由于輸入的調(diào)制信號(hào)的大小不同，比較器輸出端輸出的高電平個(gè)數(shù)不一樣，因而產(chǎn)生出占空比不同的脈沖寬度調(diào)制信號(hào)。圖4所示為各通道PWM波形。

?

?

5.芯片的級(jí)聯(lián)驗(yàn)證和驗(yàn)證分析

該芯片采用單線傳輸?shù)姆绞竭M(jìn)行級(jí)聯(lián)，它的特點(diǎn)是：僅用一根數(shù)據(jù)線進(jìn)行信號(hào)傳輸，極大縮小了印刷電路板尺寸，降低了布線的難度，需要外圍器件也少，同時(shí)提高了芯片的可靠性和穩(wěn)定性。如圖5所示為該芯片的三顆級(jí)聯(lián)工作示意圖。

?

?

數(shù)據(jù)從左側(cè)S D I進(jìn)入第一顆芯片，每個(gè)芯片截取36bit數(shù)據(jù)，剩下的數(shù)據(jù)進(jìn)行轉(zhuǎn)發(fā)，SDO1、SDO2、SDO3分別為前一個(gè)芯片的輸出數(shù)據(jù)。

?

?

RTL級(jí)代碼編寫(xiě)完畢之后，用Modelsim進(jìn)行功能仿真，利用Synopsys公司的DesignCompile進(jìn)行邏輯綜合，利用Prime time工具進(jìn)行靜態(tài)時(shí)序分析，利用Cadence公司的Silicon Ensemble進(jìn)行自動(dòng)布局布線，在經(jīng)過(guò)后仿測(cè)試，最后完成流片。圖7所示為流片完成后的示波器測(cè)試波形圖。

?

?

6.結(jié)論

本文利用QuartusII平臺(tái)編寫(xiě)RTL代碼，利用Modelsim仿真軟件進(jìn)行了功能仿真，最后用示波器測(cè)試實(shí)物，獲取了理想的波形，基本達(dá)到了預(yù)期的設(shè)計(jì)要求，相應(yīng)的RGB輸出正確的波形。本文至此已基本完成設(shè)計(jì)的要求，但還需要優(yōu)化代碼，提高可靠性和穩(wěn)定性才可以用于大規(guī)模生產(chǎn)。