基于SRAM芯片立體封裝大容量的應用
加入技術交流群
靜態(tài)隨機存儲器(static RAM)，簡稱SRAM。在電子設備中，常見的存儲器有SRAM(靜態(tài)隨機訪問存儲器)、FLASH(閃速存儲器)、DRAM(動態(tài)存儲器)等。其中不同的存儲器有不同的特性，SRAM無需刷新電路即能保存它內部存儲的數據。而DRAM每隔一段時間，要刷新充電一次，否則內部的數據即會消失。與SDRAM相比，SRAM不需要時鐘信號，即可保持數據不丟失。
本文引用地址：http://www.ex-cimer.com/article/234653.htm1、VDMS16M32芯片介紹
VDSR16M32是一款工作電壓3.3V，16Mbit，32位數據總線的立體封裝SRAM模塊芯片，由4個256K x 16bit的SRAM芯片堆疊而成。整個模塊采用立體封裝堆疊技術，它們之間的互相連接線非常短，寄生電容小。
1.1 芯片的內部功能結構和外部引腳
圖1是立體封裝的大容量芯片VDSR16M32中每一片SRAM的內部結構和功能框圖，由MEMORY存儲矩形陣列，列譯碼器、行譯碼器、數據控制和控制邏輯等部分組成。
圖2是立體封裝的大容量存儲芯片VDSR16M32的內部結構和功能框圖，圖3是VDSR16M32的外部引腳分布圖，其中A【0:17】是地址輸入信號引腳，#CS0、#CS1是芯片里面BLOCK1和BLOCK2的選擇引腳，#OE是芯片的輸出啟用引腳，#WE是芯片的寫入啟用引腳，#LB是低16位的選擇信號，#UB是高16的選擇信號，I/O【0:31】是芯片的數據線，其中數據線D【0:15】為BLOCK1的數據輸入輸出引腳，數據線D【16:31】為BLOCK2的數據輸入輸出引腳，VCC為電源引腳，VSS為接地引腳。
圖2 立體封裝的大容量芯片VDSR16M32的功能結構框圖
圖3 VDSR16M32的外部引腳分配圖
VDSR16M32的引腳的功能如表1所示：
|
管腳 |
名稱 |
功能 |
|
#CS0 |
Chip select |
Disables or enables memory die1 and 3 operation |
|
#CS1 |
Chip select |
Disables or enables memory die2 and 4 operation |
|
A0-A17 |
Address |
Row/column 18-bit addresses |
|
#WE |
Write enable |
Enables write operation common to all dies |
|
#OE |
Output enable |
Enables data output common to all dies |
|
#UB |
Upper byte select |
Latches upper bytes addresses common to all dies |
|
#LB |
Lower byte select |
Latches lower bytes addresses common to all dies |
|
I/O1-I/O32 |
Data input/output |
Data I/O1 to I/O16 activated from dies 1 and 2 and Data I/O16 to I/O32 activated from dies 3 and 4 |
|
Vcc/Vss |
Power supply/ground |
Power and ground for the input/output buffers and core logic. |
|
NC |
No connection |
This pin is recommended to be left No Connection on the device. |
| ? |
表1 VDSR16M32的引腳的功能
1.2 芯片的主要特性
1、訪問周期：最小12ns;
2、不需要時鐘信號;
3、兼容TTL電平;
4、數據至少可以保持20年;
5、由兩個256K*32bit的塊組成;
6、由5片4Mbit SRAM 堆疊而成;
7、2個獨立片選#CS0，#CS1; 8、
8、工作電壓：3.3V;
9、64腳TSOP封裝。
1.3 芯片的操作
芯片VDSR16M32的工作模式和SRAM差不多，都具有讀寫操作模式，關于芯片VDSR16M32的操作模式的真值表如下圖4所示：
圖4：
VDSR16M32的工作模式的真值表
VDSR16M32的讀操作非常簡單，當片選#CS0或者#CS1和輸出啟用引腳#OE都為低電平時，芯片進行讀操作，即可從芯片讀出數據。VDSR16M32芯片的讀操作時序圖如圖5所示：
VDSR16M32芯片的讀取操作步驟如下：
1) 通過地址總線把要讀取的bit的地址傳送到相應的讀取地址引腳(這個時候/WE 引腳應該沒有激活，所以SRAM 知道它不應該執(zhí)行寫入操作) 。
2) 激活#CS0或者#CS1選擇該芯片的BLOCK0或者BLOCK1。
3) 激活#OE引腳讓VDSR16M32知道是讀取操作。
第三步之后，要讀取的數據就會傳輸到數據總線。
VDSR16M32的寫操作同讀操作類似，當片選#CS0或者#CS1和寫入啟用引腳#WE都為低電平時，芯片進行寫操作，即可寫入數據到芯片中區(qū)。VDSR16M32芯片的寫操作時序圖如圖6所示：
圖6 VDSR16M32芯片的寫操作時序圖
VDSR16M32芯片的寫入操作步驟如下：
1) 通過地址總線確定要寫入信息的位置(確定#OE 引腳沒有被激活)。
2) 通過數據總線將要寫入的數據傳輸到I/O引腳
3) 激活#CS0或者#CS1選擇該芯片的BLOCK0或者BLOCK1。
4) 激活#WE引腳,通知VDSR16M32芯片知道要開始寫入操作。
經過上面的四個步驟之后，需要寫入的數據就已經放在了需要寫入的地方。
2 VDSR16M32的硬件電路設計
2.1 VDSR16M32與S698-T的電路連接
S698-T是珠海歐比特控制工程股份有限公司面向嵌入式控制領域而研制的一款高性能、高可靠的 SoC 芯片，S698-T芯片的存儲器控制器提供了直接訪問PROM、I/O空間、SRAM、SDRAM的接口。其中，訪問ROM、I/O空間、SRAM時，支持8位、16位和32位三種數據總線寬度，其存取時間參數可配置。下面以S698-T為例介紹SRAM存儲器為不同位寬時與MCU的硬件連接方式。
VDSR16M32作為32位存儲器時與S698-T微處理器的電路連接圖如圖7所示，其中Data【31:0】為微處理器S698-T的32位數據線，Address【19:2】是S698-T中28位地址線中的第2位至20位，S698-T在32位總線訪問時，地址線從A2開始選址。OE*是S698-T的外部存儲器輸出使能信號低電平有效。WE*是S698-T的外部存儲器寫操作使能信號，低電平有效。RAMS0*、RAMS1*是S698-T的SRAM BANK0、BANK1的片選信號，低電平有效。當S698-T進行32位總線進行讀寫數據操作時，必須同時選擇片選#CS0和#CS1。
圖7 VDSR16M32作為32位存儲器與S698-T的電路連接圖
VDSR16M32作為16位存儲器時與S698-T微處理器的電路連接圖如圖8所示，其中Data【31:16】為微處理器S698-T的高16位數據線，S698-T是高數據位有效。Address【18:1】是S698-T中28位地址線中的第1位至18位，S698-T在16位總線訪問時，地址線從A1開始選址。OE*是S698-T的外部存儲器輸出使能信號低電平有效。WE*是S698-T的外部存儲器寫操作使能信號，低電平有效。RAMS0*、RAMS1*是S698-T的SRAM BANK0、BANK1的片選信號，低電平有效。當S698-T進行數據操作時，選擇片選#CS0或者#CS1來選擇操作BLOCK0或者BLOCK1，BLOCK。
VDSR16M32作為8位數據與S698-T連接時，犧牲了芯片的一半性能，所以不推薦這樣使用。VDSR16M32作為8位存儲器時與S698-T微處理器的電路連接圖如圖9所示，其中Data【31:24】為微處理器S698-T的高8位數據線，S698-T是高地址有效。Address【17:0】是S698-T中28位地址線中的低18位，OE*是S698-T的外部存儲器輸出使能信號低電平有效。WE*是S698-T的外部存儲器寫操作使能信號，低電平有效。RAMS【1:0】是S698-T的SRAM BANK0-BANK1的片選信號，低電平有效。
3.結 語
對于由靜態(tài)隨機存儲器(SRAM)堆疊而成的立體封裝的大容量存儲芯片VDSR16M32，由于擁有32位數據線，兩個BLOCK，并且數據位可靈活配置，可滿足不同CPU對位寬的要求。同時基于SRAM芯片立體封裝存儲器縮短了內部信號連接長度、減少了寄生效應，增強了抗干擾能力，可廣泛用于車輛、衛(wèi)星、飛機和空間站等對存儲器條件要求高的地方。
存儲器相關文章:存儲器原理
評論