同步降壓轉換器中的短路現(xiàn)象分析與解決方案

圖2 典型的自適應柵極驅動電路

圖3 VIN .=12V時的柵階電壓

圖4 VIN .=20V時的柵階電壓

圖5 柵極驅動信道中的電阻削弱了MOSFET柵極節(jié)點的電壓

圖6 肖特基二極管可降低阻尼電阻對自適應柵極驅動的影響，減少同步降壓調(diào)節(jié)器中的短路現(xiàn)象

圖7 GM因數(shù)(K)

圖8 在VIN=19V，SW在VGS(Q2) = 0.5V時開始上升， SW節(jié)點上升時間對于VSTEP 的影響

短路 (Shoot-through) 是指兩個MOSFET同時完全或部分導通時，VIN至GND間有短路電流通過的情況。為了將短路減至最少，同步降壓調(diào)節(jié)器IC通常采用以下兩種方法來確保Q1和Q2按照“先開后合”的步驟操作，以減少短路的情況。
固定“死區(qū)時間”： 一個MOSFET斷開，在一個固定的延遲時間之后，低邊MOSFET才導通。這種電路比較簡單，而且通常有效，但如果柵極電容值范圍大的MOSFET配合給定的控制器應用，則缺乏靈活性。死區(qū)時間太長意味著傳導損耗將會很高，但停滯時間太短則會造成短路。固定的死區(qū)時間往往會太長，因為它要讓高Cgs值的MOSFET在配對的MOSFET導通前，將Cgs完全放電(斷開)。
自適應柵極驅動： 這種電路根據(jù)MOSFET的Vgs被關斷來確定何時導通配對的MOSFET。理論上，自適應柵極驅動電路可以針對給定的MOSFET產(chǎn)生最短的死區(qū)時間，而不會出現(xiàn)短路現(xiàn)象。
在實際應用中，自適應和固定死區(qū)時間方法的綜合采用會達到最佳效果，圖2所示的PWM控制器和柵極驅動器便是這樣。
盡管這明顯是由控制器進行的“先開后合”動作，由于柵階(Gate Step)電壓的存在，當高邊MOSFET導通時仍會出現(xiàn)短路情況。
短路極難直接測量。短路電流僅持續(xù)幾納秒的時間，因此電流探測器中的附加電感會對短路波形造成很大影響。短路通常表現(xiàn)為振蕩加劇、效率降低、MOSFET溫度(尤其是Q1)升高及EMI增大。本文將提供預測短路的分析技巧和減少短路的方法。

“柵階電壓”—短路的主因
如果自適應電路生效，就不會發(fā)生短路現(xiàn)象，此說法不確切。大部分短路是在高邊MOSFET導通時發(fā)生的。SW節(jié)點(低邊MOSFET的漏極)處的高dv/dt值通過Cgd耦合電荷，從而在驅動器試圖保持柵極低壓的極短時間內(nèi)使柵極為正。Cgd和Cgs形成電容分壓器，削弱了柵階信號，因而在最壞的情況下，柵階電壓(VSTEP)的峰值振幅為：(1)
式(1)僅給出了柵階電壓的AC部分。柵階電壓會迭加到任何MOSFET柵極放電電壓上。例如，如果開關節(jié)點電壓升至VGS=1V時，而柵階電壓幅度為2V，那幺瞬時電壓將達到3 VGS，這足以產(chǎn)生流經(jīng)兩個MOSFET的瞬時高電流。因此，自適應柵極驅動電路的延遲時間應有足夠長度，防止高邊MOSFET在低邊VGS放電降至數(shù)百mV前導通，這一點相當重要。
柵階電壓的示意圖如圖3及圖4所示。
使自適應電路問題更為嚴重的是，自適應比較器不能確實地檢測MOSFET內(nèi)部柵結處的電壓。如圖5所示，MOSFET的柵極內(nèi)存在不可避免的內(nèi)部Rgate電阻。此外，一些設計人員喜歡在遠離其柵極驅動電路的MOSFET柵極上串聯(lián)一個阻尼電阻。這會使自適應柵極驅動電路產(chǎn)生更大的問題。這種做法使分壓器的電阻與IC低邊柵極驅動電路的內(nèi)部下拉電阻串聯(lián)起來，使自適應柵極驅動電路在確定高邊驅動器的停滯時間時所認定的柵極電壓比實際值低。
當IC的引腳電壓為1V時，內(nèi)部MOSFET VGS為：

考慮下面的情況
RDRIVER=2W，RDRIVER=1.2W
RDRIVER=5W
當自適應柵極電路切換時，內(nèi)部MOSFET柵極電壓為：

在本例中，如果電路中無延遲，HDRV將在低邊MOSFET剛開始放電時導通，從而造成極高的短路電流。上述電路的主要問題在于阻尼電阻。如果必須采用阻尼電阻，應該在電阻上跨接一個肖特基二極管(如圖6所示)來減少阻尼電阻對自適應柵極驅動電路的影響。
當使用肖特基二極管時，內(nèi)部柵極節(jié)點電壓為：

或在本例中為2.1V，有著顯著的改善。
此外，肖特基二極管還減少了短路的持續(xù)時間，因為只有RGATE + RDRIVER釋放CGS，而不是RGATE + RDAMPING + RDRIVER的總和。
表1所示為本例中采用和未采用肖特基二極管時的性能提升。
條件： 典型的低邊MOSFET，由比較器感應至SW節(jié)點開始升壓的延遲時間為25ns，19VIN，SW節(jié)點升壓時間為10ns。

MOSFET的選擇
MOSFET的特性對于柵階電壓產(chǎn)生短路電流的大小具有重要的影響。最壞的短路情況是漏極節(jié)點處的上升時間無限快(上升時間為0)。柵階電壓的大小很大程度上由CGS 和CGD 的相對量決定。一旦柵階電壓的大小確定(式(1))，短路電流的峰值就可以由下式計算得到：(2)
上式中GM為數(shù)據(jù)表中的跨導(單位為S，或A/V)。盡管在室溫下只有很少的MOSFET需要考慮VTH(MIN)，但VTH會隨著結溫的上升而降低，因而VTH(MIN)能很好地代表MOSFET工作結溫下的VTH。以下的計算采用VTH(MIN)正是基于這個原因。實際上GM并非常數(shù)，其數(shù)值在低放大電壓(VGS-VTH)條件下會大幅減小。在這些計算中，采用由圖7得到的因數(shù)"K"，這是在低放大電壓條件下GM的典型值。圖7的X軸由下式計算：

表2所列為確定最大短路電流所需的相關MOSFET特性參數(shù)。
上表描述的每種MOSFET均采用不同的工藝，具有不同的內(nèi)部電容比。
表3假定當HDRV導通時，VGS 已在SW節(jié)點升壓前降至0。正如上表中所示，VSTEP 的最小幅值出現(xiàn)在MOSFET2和MOSFET5中，這兩種器件均為低閾值器件。較大器件的閾值低是由于其柵極氧化層薄，使MOSFET具有很高的，其VSTEP比其它的MOSFET更小。
表3給出在柵階電壓影響下的Q2中的理論峰值電流。在實際的轉換器中，寄生電感使電流的上升速率限制在4A/ns以內(nèi)。即使是MOSFET4，柵極脈沖停留在閾值以上的時間也僅為5ns，因而能夠進一步限制短路電流。
表3的簡化計算的缺點在于假設SW節(jié)點在低邊VGS為0時開始導通。正如前文所述，情況可能并不是這樣。

通過減慢Q1的上升時間來降低柵階電壓
通常，為了使開關損耗降至最小，設計人員會試圖使高邊MOSFET達到可能的最快上升時間。高邊MOSFET導通損耗的簡化式為：(3)
式(3)中TR為MOSFET的上升時間。設計人員希望實現(xiàn)極快的上升時間(在SW上實現(xiàn)高值)來降低高邊的功率損耗，但如果這種情況導致柵階電壓增大，造成短路，結果會比減慢上升時間所產(chǎn)生的損耗更大。在某些情況下，這是唯一能消除短路現(xiàn)象的實用方法。
如圖8所示，減慢上升時間會對耦合到低邊MOSFET柵極的VSTEP產(chǎn)生明顯影響。TR減慢有助于降低EMI，但也會造成效率損耗。圖8和表4所示為應用于筆記本電腦(雙路并行)的輸出電流為15A和19VIN的典型MOSFET的模擬運作。圖8假定SW節(jié)點在內(nèi)部柵極節(jié)點放電降至0.5V時開始上升。
表4 給出各個MOSFET由于短路造成的功率損耗。在Q1導通時開關損耗的主要為：(3)
表4最右一欄列出IOUT = 15A時，各個MOSFET上升時間的計算結果。
在大多數(shù)情況下，短路只是微不足道的問題，因此減慢高邊上升時間并不是較好的選擇，因為減慢上升時間造成的功率損耗會比消除短路所節(jié)省的功率更大。
如果控制器的柵極驅動在允許Q2的內(nèi)部節(jié)點放電前開始導通Q1，SW將在Q2的VGS仍然較大時開始上升，如表5所示。減慢Q1的上升時間就成為降低短路損耗的有效方法。
通?？梢圆捎迷龃笈cCboot 串聯(lián)的電阻值(圖2中的RG)來實現(xiàn)這個目標，TR的近似值可作為選擇RG值的良好起點：(4)
式(4)中RDRIVE(L-H)為IC高邊MOSFET柵極驅動電路在驅動電壓由低轉高時的電阻。

表1 RDAMPING = 5W時采用和未采用肖特基二極管的峰值電流

表2 低邊MOSFET特性參數(shù)

表3 VIN = 19V和 VGS(START) = 0V條件下的最大VSTEP和ISHOOTTHROUGH

表4 SW在VGS(Q2) = 0.5V時開始上升，最壞情況(最小VTH)下的短路功率損耗(mW)

表5 SW在VGS(Q2)=1V開始時上升，
最壞情況(最小VTH)下的短路功率損耗(mW)