一款基于ARM的數(shù)字調(diào)壓控制系統(tǒng)設(shè)計

?

3 PCB的板級設(shè)計與仿真

當(dāng)完成系統(tǒng)的硬件設(shè)計和原理圖繪制之后，開始進(jìn)行PCB電路板設(shè)計，本系統(tǒng)的PCB設(shè)計使用Cadence 16.3進(jìn)行。進(jìn)行PCB板級設(shè)計之前應(yīng)做好如下準(zhǔn)備工作：做好元器件的模型庫和元器件的封裝，設(shè)計PCB板。根據(jù)前文所述，本系統(tǒng)硬件采用底板加核心板的設(shè)計方法，因此要根據(jù)實(shí)際需求的尺寸分別設(shè)計底板和核心板的PCB板，設(shè)計板子的疊層，根據(jù)需求核心板設(shè)置為6層板，底板設(shè)置為2層板，之后進(jìn)行布局和布線操作。由于本系統(tǒng)中內(nèi)存和處理器之間的電路屬于高速電路，因此需要對內(nèi)存的時鐘線及數(shù)據(jù)線進(jìn)行仿真，來驗(yàn)證布線的正確性，仿真使用Allegro PCB SI GXL進(jìn)行。

DDR時鐘線是內(nèi)存電路中最重要的線路，布線時采用差分對走線。仿真時打開本設(shè)計的PCB文件，首先建立DDR時鐘的差分對，之后進(jìn)行仿真前的參數(shù)設(shè)定，包括板子的疊層設(shè)置、差分阻抗設(shè)置、測量差分緩沖延遲及為內(nèi)存和處理器分別分配SI模型。由于Cadence PCB SI在仿真過程中使用的是DML模型，因此在仿真前需要將器件的IBIS模型進(jìn)行驗(yàn)證，沒有錯誤后轉(zhuǎn)換成DML模型，然后添加到模型庫的路徑之下。在測量差分緩沖延遲時，在處理器模型的引腳列表中找到DDR時鐘的兩個引腳，并進(jìn)行引腳的耦合設(shè)置。上一步完成之后，開始進(jìn)行內(nèi)存時鐘差分對的仿真。首先設(shè)置互連模型參數(shù)，使用SigXplorer PCB SI GXL進(jìn)行拓?fù)涞奶崛　４蜷_約束管理器，選中DDR時鐘的差分對，提取其拓?fù)浣Y(jié)構(gòu)，如圖4所示。

?

?

然后對相關(guān)仿真參數(shù)和差分驅(qū)動器激勵進(jìn)行設(shè)置，設(shè)置完成后使用無損互連分析對內(nèi)存時鐘差分對進(jìn)行仿真。波形的眼圖如圖5所示。

使用如上同樣的方法對內(nèi)存數(shù)據(jù)線進(jìn)行波形圖和波形的眼圖仿真，依據(jù)得到的眼圖判定布線是否合理得當(dāng)，若眼圖較亂則需要調(diào)整布線，之后再進(jìn)行仿真驗(yàn)證。

?

?

4 ARM數(shù)字調(diào)壓控制系統(tǒng)的軟件設(shè)計

ARM數(shù)字調(diào)壓控制系統(tǒng)使用Linux操作系統(tǒng)，系統(tǒng)應(yīng)用程序軟件在Qt 4.0環(huán)境下開發(fā)。系統(tǒng)啟動后自動運(yùn)行應(yīng)用程序，其主界面如圖6所示。界面中預(yù)置了固定電壓輸出按鈕、步長調(diào)節(jié)按鈕、微調(diào)按鈕、復(fù)位按鈕和輸出校對按鈕。程序中提供了兩種不同的步進(jìn)調(diào)節(jié)長度，步進(jìn)可選為1 V或5 V步進(jìn)。系統(tǒng)啟動后默認(rèn)為1V步進(jìn)長度。按復(fù)位鍵后輸出電壓被清零。

?

?

本系統(tǒng)的軟件流程圖如圖7所示。當(dāng)使用本系統(tǒng)進(jìn)行數(shù)字調(diào)壓控制的時候，首先啟動本系統(tǒng)，待系統(tǒng)正常上電啟動后，系統(tǒng)自動運(yùn)行控制應(yīng)用程序，用戶通過可視化的輸入界面選擇需要輸出的電壓值，用戶選擇后應(yīng)用程序調(diào)用底層驅(qū)動程序?qū)⒅噶顢?shù)據(jù)傳遞給處理器進(jìn)行處理，處理器接到調(diào)用請求后將指令數(shù)據(jù)通過同步串行接口發(fā)送給數(shù)模信號轉(zhuǎn)換模塊，轉(zhuǎn)換結(jié)果輸出給正弦波調(diào)壓模塊以得到所需的電壓值;同時也可通過up、down調(diào)節(jié)按鈕對輸出電壓進(jìn)行微調(diào)，直到得到理想的輸出值為止。復(fù)位鍵用來對調(diào)壓模塊進(jìn)行復(fù)位，使得輸出端壓降為0 V。數(shù)模信號轉(zhuǎn)換過程中使用的公式如下：

?

?

其中，n為轉(zhuǎn)換精度，此處等于12;D為二進(jìn)制指令代碼，12位長度;AVDD為參考電壓值，等于5 V;VOUT為調(diào)制輸出電壓值，范圍是0～5 V。

?

?

5 實(shí)驗(yàn)結(jié)果

對于本系統(tǒng)的測試分兩步進(jìn)行。首先將家用節(jié)能燈泡連接至正弦波調(diào)壓模塊的輸出端，檢查連接無誤后打開系統(tǒng)開關(guān)，上電啟動系統(tǒng)。首先按復(fù)位鍵，將輸出清零，此時燈泡處于熄滅狀態(tài)，之后連續(xù)按下“up”鍵將看到燈泡逐漸變亮，相反按下“down”鍵燈泡逐漸變暗直到完全熄滅。本步實(shí)驗(yàn)的目的是進(jìn)行系統(tǒng)的功能驗(yàn)證，即驗(yàn)證本系統(tǒng)是否存在調(diào)壓功能。本次試驗(yàn)結(jié)束后，將燈泡取下，將振動器連接至正弦波調(diào)壓模塊的輸出端，本步實(shí)驗(yàn)的目的是定量測試系統(tǒng)調(diào)壓功能是否具有線性特性。同樣方法檢查連接無誤后上電啟動系統(tǒng)，系統(tǒng)啟動后按下復(fù)位鍵，將輸出端電壓清零。此時連續(xù)按下“up”鍵，使電壓從0 V開始逐漸增大，然后反方向按下“down”鍵，使電壓逐漸減小到0 V，測試過程中使用萬用表測量輸出端電壓和電流，并使用測振儀測量振動器的振動幅度，記錄測量結(jié)果。本次試驗(yàn)反復(fù)測量4次，每次記錄37次

結(jié)果，將4次測量結(jié)果取平均值，并繪制電壓、電流及對應(yīng)振動幅度的變化趨勢如圖8所示。

?

?

6 結(jié)論

文中詳細(xì)描述了基于ARM的數(shù)字調(diào)壓控制系統(tǒng)的設(shè)計流程及實(shí)現(xiàn)方法，并進(jìn)行了試驗(yàn)檢測。通過第一步測試證明了本系統(tǒng)對電壓調(diào)節(jié)控制的有效性，而第二步測試結(jié)果的變化趨勢圖表明，輸出端電壓呈明顯線性變化，電流在線性增大到一定數(shù)值后變化趨緩。而在電壓、電流的共同影響下振動幅度呈指數(shù)上升趨勢變化，由于受到測振儀的測量精度限制，5微米以下振幅變化較緩，敏感度較低，5微米以上振動幅度呈較明顯線性上升變化趨勢。

文中所述的數(shù)字調(diào)壓控制系統(tǒng)可以實(shí)現(xiàn)理想的線性調(diào)壓控制，具有調(diào)節(jié)精度高、速度快、易于操作使用等優(yōu)點(diǎn)，在后期的改進(jìn)中仍需要對調(diào)節(jié)誤差進(jìn)行控制，使精確度進(jìn)一步增大。在應(yīng)用控制軟件上根據(jù)實(shí)際控制需求進(jìn)行功能的擴(kuò)展與優(yōu)化。