基于ARM的石英晶體測試系統(tǒng)中DDS信號源設(shè)計(jì)

4 DDS掃頻輸出控制

系統(tǒng)對DDS信號源設(shè)計(jì)的核心是控制產(chǎn)生0～100 MHz掃頻信號，信號的質(zhì)量直接決定測試精度。由于采用溫度補(bǔ)償晶振給AD9852提供50 MHz參考頻率信號，因?yàn)锳D9852產(chǎn)生的正弦信號是用于測試石英晶體參數(shù)的，所以對其參考頻率信號穩(wěn)定度要求嚴(yán)格，TXC0(ROJON)型溫度補(bǔ)償晶振頻率負(fù)載波動(dòng)±10%時(shí)，穩(wěn)定度最大為±0.1×10-6，滿足系統(tǒng)精度需求。根據(jù)AD9852的文檔得到其輸出的最大頻率為

式中，fc為AD9852內(nèi)部參考頻率;fmax為DDS最大輸出頻率。fc可以通過AD9852地址為0x1e的寄存器4倍頻，所以輸出正弦波最大頻率為100 MHz。測試時(shí)，先通過上位機(jī)或鍵盤輸入測試晶體的標(biāo)稱頻率及掃描步進(jìn)，然后以標(biāo)稱頻率為中心設(shè)置適當(dāng)?shù)钠鹗紥呙桀l率及終止掃描頻率。假設(shè)一個(gè)步進(jìn)對應(yīng)的頻率控制字為DFTW，則每個(gè)步進(jìn)頻率

假設(shè)步進(jìn)為1 kHz，則DFTW=0x53e2d623。AD9852進(jìn)行掃頻輸出前，首先通過鍵盤或串口設(shè)置石英晶體的標(biāo)稱頻率、起始和終止頻率、掃描步進(jìn)頻率，STM32F103ZET6初始化AD9852后，按設(shè)定參數(shù)輸出相應(yīng)掃頻信號，掃頻信號經(jīng)過濾波、放大、跟隨等信號調(diào)理電路進(jìn)入π網(wǎng)絡(luò)，π網(wǎng)絡(luò)輸出信號經(jīng)過放大限幅處理后反饋到STM32F103ZET6的12位A/D輸入端，在采集數(shù)據(jù)經(jīng)過中值濾波去除毛刺處理后保存數(shù)據(jù)并比較判斷是否為諧振點(diǎn)，如果不是，諧振點(diǎn)將頻率控制字FTW會加上一個(gè)步進(jìn)頻率控制字DFTW，如此直到掃描到終止頻率為止，找出諧振頻率，最后根據(jù)公式算出石英晶體的諧振電阻。流程圖如圖5所示。

5 結(jié)束語

針對石英晶體參數(shù)測試系統(tǒng)，介紹了利用STM32F103ZET6控制AD9852作為信號源的方法。這種方法結(jié)合了傳統(tǒng)PC機(jī)及普通單片機(jī)測試系統(tǒng)的優(yōu)點(diǎn)，避開了前兩者的缺點(diǎn)，可以快速地測試石英晶體電參數(shù)。通過實(shí)驗(yàn)測試頻率控制在0～50 MHz時(shí)，測量的頻率與平均測量值的相對偏差為<0.5×10-6，在此區(qū)間測量得到的石英晶體串聯(lián)諧振頻率精度在2×10-6以內(nèi)，基本滿足系統(tǒng)設(shè)計(jì)要求。如果增加DDS參考頻率信號的穩(wěn)定度以及提高信號調(diào)理電路的抗干擾能力，可大幅提高石英晶體串聯(lián)諧振頻率、串聯(lián)諧振電阻的精度，將對石英晶體電參數(shù)測試系統(tǒng)的應(yīng)用具有重大意義。