基于DSP+FPGA的通用SSR信號(hào)處理機(jī)設(shè)計(jì)

0 引言

二次雷達(dá)(Secondary Surveillance Radar,SSR)目標(biāo)識(shí)別系統(tǒng)能夠通過(guò)發(fā)射特定的射頻脈沖序列對(duì)裝有應(yīng)答機(jī)的目標(biāo)進(jìn)行“一問(wèn)一答”式的詢(xún)問(wèn)，由應(yīng)答機(jī)的應(yīng)答脈沖碼獲得目標(biāo)的高度、編號(hào)等信息。航管二次雷達(dá)常用的基本工作模式為傳統(tǒng)的A/C模式和新近的S模式。

A模式提供飛機(jī)的代碼，C模式提供飛機(jī)的高度碼。但是，傳統(tǒng)的A/C 模式存在一些技術(shù)缺陷，如多目標(biāo)代碼交織、重疊、多徑反射，同步竄擾，異步干擾等。這在大型航空港等飛機(jī)非常密集的地方，時(shí)間不同步和混淆信號(hào)已經(jīng)越來(lái)越嚴(yán)重，同時(shí)單脈沖二次雷達(dá)無(wú)法提供數(shù)據(jù)鏈路的服務(wù)。

針對(duì)上述情況出現(xiàn)了一種新式的二次雷達(dá)--S模式二次雷達(dá)。S模式是一種先進(jìn)的雷達(dá)詢(xún)問(wèn)系統(tǒng)，它建立在獨(dú)立編址和選擇性詢(xún)問(wèn)的基礎(chǔ)上，能夠解決在模式A/C中具有的信號(hào)干擾、有限的信息編碼、幻影(garble)和異步應(yīng)答(fruit)等問(wèn)題，同時(shí)在數(shù)據(jù)鏈路方面也具有巨大的潛力。

本文采用通行的FPGA+DSP 結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單清晰，功能強(qiáng)大，成本相對(duì)較低，實(shí)現(xiàn)了3/A、C、二級(jí)S模式碼發(fā)射;接收并處理三路射頻信號(hào)，檢測(cè)并正確提取AC碼、S碼及相應(yīng)參數(shù)，;輸出航管的A模式，C模式和S模式編碼信號(hào)，并有較強(qiáng)的抗干擾能力。

1 二次雷達(dá)處理機(jī)基本性能要求

二次雷達(dá)指標(biāo)為：工作模式3/A、二級(jí)S模式功能，處理能力≥10 000 點(diǎn)/幀，同時(shí)≥900 批/幀?？巩惒酱?dāng)_密度10 000 fruits/s;檢測(cè)概率≥99%,虛警率1個(gè)/幀，解碼有效率≥99%;具有接收旁瓣抑制和詢(xún)問(wèn)旁瓣抑制能力，可自適應(yīng)反串?dāng)_和他站應(yīng)答干擾;具有抑制反射假目標(biāo)的能力。

根據(jù)上面基本要求，二次雷達(dá)可以按任務(wù)分解為：

解碼、發(fā)射時(shí)序、點(diǎn)跡處理、通信四種功能。相對(duì)而言，FPGA易于處理大數(shù)據(jù)量的流水?dāng)?shù)據(jù)，不適于復(fù)雜算法的事務(wù)處理，開(kāi)發(fā)調(diào)試?yán)щy。DSP功能強(qiáng)大、運(yùn)算速度快、尋址靈活、通信能力強(qiáng)，易于開(kāi)發(fā);但有些功能僅DSP 無(wú)法完成，必須有FPGA 配合。這就要在FPGA 和DSP 之間合理分配任務(wù)。因此這里除了點(diǎn)跡由DSP 處理外，其他都由FPGA來(lái)完成。系統(tǒng)結(jié)構(gòu)如圖1所示。

FPGA完成三通道采樣、下變頻、AC碼、S碼檢測(cè)提取，兩片DSP 分別完成AC 碼、S 碼點(diǎn)跡處理。FPGA 同時(shí)完成與航跡管理機(jī)雙向通信，及控制發(fā)射機(jī)的發(fā)射時(shí)序。

系統(tǒng)接口一般有FIFO和雙口RAM,前者適于順序事務(wù)處理，但速度慢，而且需要加同步頭，不適于DMA處理。這里全部采用FPGA內(nèi)部的雙口RAM,并且置為乒乓結(jié)構(gòu)，這樣可利用DMA 高速處理大量數(shù)據(jù)。同時(shí)為了加快處理速度，DSP外總線全部采用同步方式。

根據(jù)性能要求，為了同時(shí)裝配4路AC碼，專(zhuān)門(mén)設(shè)計(jì)了接口同時(shí)捕獲4路信號(hào)，并順序處理捕獲的信號(hào)。

2 系統(tǒng)軟件流程及功能

從系統(tǒng)的性能及硬件結(jié)構(gòu)可以看出，F(xiàn)PGA的任務(wù)相當(dāng)復(fù)雜，要完成解碼、發(fā)射及相應(yīng)的通信功能。解碼框圖如圖2所示，基本過(guò)程是下變頻，幅度、相位校正，門(mén)限處理，再分別AC通道和S通道處理。

FPGA除了完成解碼、還要完成編碼和時(shí)序控制功能，編碼框圖如3所示。由于航跡管理機(jī)有空中飛機(jī)的歷史航跡，因此發(fā)射模式是由航跡管理機(jī)來(lái)配置的。航跡管理機(jī)根據(jù)歷史航跡來(lái)確定某一方位的詢(xún)問(wèn)是全呼叫還是點(diǎn)名，并確定回答概率等參數(shù)。然后并將這些參數(shù)傳入發(fā)射模式表。編解碼根據(jù)方位讀取相應(yīng)參數(shù)，并產(chǎn)生相應(yīng)編碼脈沖。

2.1 編碼主要系統(tǒng)軟件流程及功能

2.1.1 下變頻模塊

二次雷達(dá)要求和、差、控制三通道同步，因此系統(tǒng)中頻放到了信號(hào)處理機(jī)，這樣便于同步。系統(tǒng)中頻是60 MHz,采樣80 MHz,采樣后，必須濾波并抽取。下變頻一般用DDS模塊，但DDS占用資源較大，這里I,Q通道各自只用了4個(gè)預(yù)置值。一般預(yù)置值I通道采用[1,0,-1,0],Q通道采用[0,1,0,-1].但這樣遇到采樣值是[1,0,-1,0]或[0,1,0,-1]時(shí)，一個(gè)通道輸出是0.因此這里采用[ 2 2, - 2 2, - 2 2, 2 2],[ 2 2,2 2, - 2 2, - 2 2],這樣保證每一個(gè)通道都有輸出值。但這樣做會(huì)擴(kuò)大了數(shù)據(jù)位數(shù)，直接截位會(huì)影響小信號(hào)檢測(cè)。為了不影響小信號(hào)處理，必須在抽取濾波時(shí)加大數(shù)據(jù)位數(shù)，最后再截位處理。

2.1.2 求模與相角

求模與相角采用cordic核，這樣將I,Q數(shù)據(jù)轉(zhuǎn)化為模與相角。表1 是cordic 核數(shù)據(jù)范圍表，輸入的I,Q的范圍是[-1,1].在cordic 核中模與相角分別采用1QN、2QN 表示形式，例如在幅度是用1QN 表示的。假設(shè)cordic 核的數(shù)據(jù)長(zhǎng)度是10 位，即幅度用1Q8 表示中，因此1和-1表示為：

同時(shí)來(lái)自AD的I,Q數(shù)據(jù)也是用補(bǔ)碼表示的。假定AD 數(shù)據(jù)長(zhǎng)度也是10 位，那么正數(shù)最大是29-1,即0111111111.這樣就超過(guò)了cordic核的表示范圍，因此cordic核的位數(shù)必須正確設(shè)置才能不損失動(dòng)態(tài)范圍。并且相位的范圍是[-π，π],補(bǔ)償后相位必須歸算到[-π，π].

2.1.3 幅度與相角補(bǔ)償

一般通道校正可以在射頻補(bǔ)償，也可在I,Q通道補(bǔ)償，但都是復(fù)數(shù)乘法補(bǔ)償，必然有舍入損失。這里插入了log模塊，將乘法簡(jiǎn)化為加法，因此直接在求模與相角后補(bǔ)償相角，并在求log后補(bǔ)償幅度。這樣將乘性誤差轉(zhuǎn)化為加性誤差，補(bǔ)償精度比直接在I,Q通道補(bǔ)償高很多，如圖4所示。

2.1.4 AC通道處理

AC通道在邊沿檢測(cè)、脈沖預(yù)處理、框架檢測(cè)后提取AC碼參數(shù)，并且進(jìn)行去除幻影處理?；糜翱蚣苁且?yàn)椴煌蚣苊}沖交疊在一起，產(chǎn)生多個(gè)虛假的框架，從而產(chǎn)生多個(gè)虛假的應(yīng)答，必須去除。

單脈沖二次雷達(dá)目標(biāo)信號(hào)處理去除幻影的基本思路是利用單脈沖二次雷達(dá)和、差通道的信號(hào)幅度信息來(lái)去除幻影框架。屬于同一框架脈沖的AMP 值應(yīng)具有一致性，不具有AMP 一致性的兩個(gè)脈沖很可能屬于不同的框架。并且通過(guò)以下步驟去除幻影：

(1)可能的幻影框架判定

根據(jù)完全重疊的定義，對(duì)所有收到框架中的F1和F2脈沖進(jìn)行完全重疊判定。通過(guò)判斷該F1,F2脈沖是否在另一個(gè)框架的F1后n ×29±3( n = 0,1,…，14)的位置上(系統(tǒng)時(shí)鐘選20 MHz)。即計(jì)算兩個(gè)脈沖的距離值差，如果等于n ×29±3(n = 0,1,…，14)，即為可能的幻影框架。

(2)構(gòu)成交疊關(guān)系的框架

根據(jù)構(gòu)成交疊關(guān)系的框架的定義，對(duì)于上步找到的n 個(gè)可能的幻影框架，找出與每個(gè)框架Ai(1≤ i  n )構(gòu)成交疊關(guān)系的所有框架，即計(jì)算兩個(gè)框架的距離值差，如果等于n ×29±3( n =0,1,…，14)，就是構(gòu)成交疊關(guān)系的框架，假定有m 個(gè)構(gòu)成交疊的框架。

(3)去除幻影

根據(jù)判定幻影框架充分必要條件中的Σ，Δ值均具有一致性的原則，分別計(jì)算出每一個(gè)可能幻影框架Ai(1≤ i ≤ n )的參考信號(hào)的Σ 值，跟每個(gè)與之構(gòu)成交疊關(guān)系的框架Bi((1≤ i ≤ m )的參考信號(hào)的Σ 值之差，同時(shí)也計(jì)算出兩者的Δ 值之差。只要其中有一組的Σ 值之差具有一致性，且Δ 值之差也具有一致性，就將該框架作為幻影刪除。

這里去幻影是流水處理，為了處理方便將此算法放在FPGA內(nèi)處理。

2.1.5 S通道處理

S通道經(jīng)過(guò)邊沿檢測(cè)，報(bào)頭檢測(cè)，計(jì)算參考值，DF認(rèn)證，重觸發(fā)，參數(shù)提取模塊完成S模式應(yīng)答信號(hào)的檢測(cè)與提取[6-7].

S 模式信號(hào)報(bào)頭為8 μs,并且數(shù)據(jù)可長(zhǎng)達(dá)112 μs,提取電路相對(duì)復(fù)雜。這里采用移位寄存器來(lái)提取碼值。即檢測(cè)到有效報(bào)頭后，等數(shù)據(jù)脈沖部分到來(lái)后，再啟動(dòng)數(shù)據(jù)提取，將數(shù)據(jù)逐次打入。

2.2 編碼主要流程及功能

信號(hào)處理機(jī)還須進(jìn)行編碼發(fā)射時(shí)序處理，發(fā)射時(shí)序如圖5 所示。根據(jù)圖3 流程，航跡計(jì)算機(jī)來(lái)配置每一SCAN 的發(fā)射模式及參數(shù)表。信號(hào)處理機(jī)來(lái)順序讀取每個(gè)脈沖的模式及相應(yīng)參數(shù)，并據(jù)此來(lái)控制發(fā)射波形。

這里模式僅分為三種，分別是00、01、02.如圖5所示，00 模式是AC 模式，即AC 交替模式，用于發(fā)射AC碼。01 模式是S 和AC 聯(lián)合全呼叫模式，這樣裝有S 模式和只裝AC 模式的飛機(jī)都能應(yīng)答。02 模式是點(diǎn)名呼叫模式，這樣地址一致的S模式飛機(jī)才響應(yīng)并應(yīng)答。

2.3 點(diǎn)跡處理

信號(hào)處理機(jī)同時(shí)完成點(diǎn)跡處理，即將飛機(jī)的多個(gè)應(yīng)答處理為一個(gè)點(diǎn)跡報(bào)告，并傳送到航跡計(jì)算機(jī)，這部分任務(wù)由DSP完成。

點(diǎn)跡處理處理分點(diǎn)跡相關(guān)和點(diǎn)跡凝聚的兩個(gè)過(guò)程。其中點(diǎn)跡相關(guān)的基本流程如圖6所示。

相關(guān)上的點(diǎn)跡形成一個(gè)鏈，碼值的凝聚則根據(jù)鏈上所有應(yīng)答的置信度來(lái)凝聚碼值，生成距離、方位、點(diǎn)跡質(zhì)量、緊急/識(shí)別標(biāo)注等，然后生成點(diǎn)跡報(bào)告送至航跡計(jì)算機(jī)。

3 結(jié)論

本系統(tǒng)采用FPGA+DSP的方式設(shè)計(jì)、實(shí)現(xiàn)了單脈沖二次監(jiān)視雷達(dá)實(shí)時(shí)信號(hào)處理機(jī)，結(jié)構(gòu)清晰簡(jiǎn)單，功能強(qiáng)大，成本相對(duì)較低。經(jīng)測(cè)試SSR信號(hào)處理機(jī)，可以達(dá)到≤15 m級(jí)的距離分辨率。并且根據(jù)二次雷達(dá)設(shè)備規(guī)范[8],每個(gè)SCAN 可以達(dá)到約600個(gè)目標(biāo)，或每個(gè)扇區(qū)可處理64批目標(biāo)，檢測(cè)概率大于99%,測(cè)角精度優(yōu)于0.05°。同時(shí)系統(tǒng)有BIT 功能，可以離線或在線檢測(cè)，可靠性很高。另外，系統(tǒng)簡(jiǎn)單擴(kuò)展既可以實(shí)現(xiàn)1、2、B、D、IFF等功能。綜上所述，本二次雷達(dá)信號(hào)處理機(jī)具有較高的性?xún)r(jià)比，市場(chǎng)前景廣闊。