基于NiosⅡ的超聲電機(jī)驅(qū)動(dòng)控制電路

1.2.1 NiosⅡ系統(tǒng)的搭建

Nios II是Altera公司開發(fā)的軟核32位的RISC微處器，作為一個(gè)采用硬件描述語(yǔ)言編寫的軟核，Nios II可以通過內(nèi)帶的Avalon總線機(jī)制與其他采用HDL語(yǔ)言描述的硬件接口模塊組成Nios系統(tǒng)一起嵌入到Altera的Stratix、Cyclone或APEX系列的FPGA中，從而構(gòu)成一個(gè)可編程片上系統(tǒng)設(shè)計(jì)。

首先要構(gòu)建一個(gè)基于Nios II的最小系統(tǒng)，這個(gè)系統(tǒng)的組件都在SOPC Builder提供的IP核中，依次選擇Nios II處理器、EPCS控制器、SDR AM控制器、JTAG模塊。其中，NiosⅡ?qū)崿F(xiàn)MCU的功能，SDRAM和EPCS控制器組件用來(lái)連接外部存儲(chǔ)器，JTAG模塊實(shí)現(xiàn)程序的調(diào)試與下載。除此以外，我們還需要用到串口接收上位機(jī)發(fā)送來(lái)的數(shù)據(jù)以及定時(shí)器中斷，因此在系統(tǒng)中添加UART模塊和定時(shí)器模塊。最后，處理器要控制DDS模塊的運(yùn)行并且接收光柵計(jì)數(shù)模塊計(jì)算出的脈沖數(shù)，還需要添加一些I/O口用作數(shù)據(jù)的傳輸。這樣，F(xiàn)PGA內(nèi)部的一個(gè)NIOS系統(tǒng)就構(gòu)建完成了。

1.2.2 DDS模塊

直接數(shù)字頻率合成器(Direct Digital Frequency Synthesizer)是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)?；驹硎且詳?shù)控振蕩器的方式，產(chǎn)生頻率、相位可控制的正弦波、余弦波、三角波、三角波、方波等波形。圖4所示為DDS的基本結(jié)構(gòu)。

圖4中，fc為時(shí)鐘頻率，K為頻率控制字，N為相位累加器的字長(zhǎng)，D為ROM數(shù)據(jù)線寬度。

本文的DDS設(shè)計(jì)主要分為3個(gè)模塊：控制字接收模塊，用來(lái)與NIOS系統(tǒng)進(jìn)行通信，接收來(lái)自上位機(jī)的控制字;波形存儲(chǔ)器模塊，用來(lái)產(chǎn)生驅(qū)動(dòng)信號(hào)所需要的波形，本文只需要產(chǎn)生正弦波;相位累加器模塊，用來(lái)產(chǎn)生頻率和相位，本文是將接收到的頻率和相位控制字轉(zhuǎn)化為實(shí)際的頻率和相位。

1.2.3 脈沖計(jì)數(shù)模塊

脈沖計(jì)數(shù)模塊由濾波和計(jì)數(shù)兩部分構(gòu)成，主要是為了讀取光柵編碼器反饋回來(lái)的信息，從而實(shí)現(xiàn)對(duì)電機(jī)的精確定位和速度控制。本文使用的光柵編碼器，其分辨率為0.5um/count，輸出A+/A-、B+/B- 2路差分信號(hào)，為將編碼器的差分輸出轉(zhuǎn)換成單端脈沖信號(hào)，本文選用了26LS32AC差分轉(zhuǎn)單端芯片實(shí)現(xiàn)差分信號(hào)的轉(zhuǎn)換。轉(zhuǎn)換后的兩路信號(hào)A、B是一組正交脈沖信號(hào)，電機(jī)朝不同方向運(yùn)動(dòng)時(shí)，A、B兩路信號(hào)之間

的相位關(guān)系會(huì)發(fā)生轉(zhuǎn)換，從而判斷電機(jī)運(yùn)行的方向。因此，根據(jù)這一特性，在FPGA中，用Vetilog語(yǔ)言編寫了一個(gè)實(shí)現(xiàn)正交編碼脈沖電路的功能的計(jì)數(shù)模塊。

同時(shí)，為了進(jìn)一步消除光柵反饋信號(hào)可能產(chǎn)生的窄脈沖干擾信號(hào)，本控制器將轉(zhuǎn)換后的單端信號(hào)進(jìn)一步濾波。主要過程是：在采集某一狀態(tài)信號(hào)時(shí)，利用比該狀態(tài)信號(hào)更高頻率的采樣時(shí)鐘對(duì)其進(jìn)行多次重復(fù)采集，直到多次采集結(jié)果完全一致時(shí)才視為有效信號(hào)輸出。然后再將濾波過后的信號(hào)發(fā)送給正交編碼脈沖電路進(jìn)行辨向和計(jì)數(shù)。

1.3 驅(qū)動(dòng)控制器的控制方式

電機(jī)工作時(shí)，F(xiàn)PGA通過串口接收來(lái)自上位機(jī)發(fā)送的數(shù)據(jù)至Nios II處理器中，經(jīng)過程序處理之后，得出電機(jī)運(yùn)行的方式(步進(jìn)、連續(xù))、運(yùn)行的距離等信息，NiosⅡ處理器通過控制DDS模塊的起停時(shí)間來(lái)控制驅(qū)動(dòng)信號(hào)的有無(wú)進(jìn)而控制電機(jī)的運(yùn)動(dòng)過程。電機(jī)運(yùn)行時(shí)的位移和速度的實(shí)際信息可以從光柵編碼器的反饋信號(hào)中得出，計(jì)數(shù)器模塊計(jì)算出脈沖數(shù)的值發(fā)送給Nios II處理器，處理器通過具體的控制算法改變DDS輸出信號(hào)的幅值、頻率、相位從而對(duì)電機(jī)的運(yùn)行狀態(tài)做出進(jìn)一步的調(diào)整。這樣，一個(gè)完整的閉環(huán)控制系統(tǒng)就由一塊FPGA芯片實(shí)現(xiàn)了。