多位接口提升串行閃存的性能
加入技術(shù)交流群
推動(dòng)這類需求迅速增長(zhǎng)的原因，要?dú)w功于此類存儲(chǔ)器所具有的引腳數(shù)量少、板面積小、功率低和系統(tǒng)成本低等多方面優(yōu)勢(shì)。采用8引腳標(biāo)準(zhǔn)SO封裝、標(biāo)準(zhǔn)串行外圍接口(SPI)的串行閃存比典型的32引腳封裝或更大的PLCC封裝并行閃存節(jié)省了約80%的板空間。
同樣重要的是，串行閃存大大降低了系統(tǒng)的設(shè)計(jì)復(fù)雜性。在MCU或ASIC之間，典型的32Mb并行閃存需包含21條地址線、16條數(shù)據(jù)線和3條控制線，而32Mb串行閃存只使用2條數(shù)據(jù)線和2條控制線。引腳數(shù)量較多的控制器要求使用較多的電路板布線層，控制器占用系統(tǒng)存儲(chǔ)器的引腳越多，可用來(lái)提供支持新特性所需要的處理能力和存儲(chǔ)器帶寬的引腳就越少。
為了滿足不斷增長(zhǎng)的需求，Atmel、旺宏電子、Numonyx、Silicon Storage Technology (SST)、Spansion和華邦電子等串行閃存供應(yīng)商已在提供更高密度的器件。Spansion公司去年發(fā)布了一款使用其90納米MirrorBit技術(shù)制造的128Mb SPI閃存芯片。但分析師表示，串行閃存想要切實(shí)進(jìn)入新的應(yīng)用系統(tǒng)，還將有賴于帶有多位接口的器件的出現(xiàn)。
串行閃存最初大多用在XiP(本地代碼執(zhí)行)應(yīng)用。為了直接從存儲(chǔ)器中執(zhí)行這些程序，設(shè)計(jì)者使用可按單個(gè)字尋址的NOR閃存。但傳統(tǒng)的單個(gè)比特SPI接口的性能限制，迫使設(shè)計(jì)者在許多應(yīng)用中結(jié)合使用基于SPI的串行閃存與影子RAM(通常是SRAM)，以便支持更高的訪問(wèn)速度。
|
圖1：引腳數(shù)量少、占位小、功率低且系統(tǒng)成本低等優(yōu)點(diǎn)推動(dòng)了業(yè)界對(duì)串行閃存的需求。 |
為了克服這個(gè)限制、消除SRAM的成本并縮短啟動(dòng)時(shí)間，已經(jīng)有幾家制造商推出了帶有多位接口的器件。去年8月，華邦電子公司推出了據(jù)稱是全球首例的四通道SPI串行閃存芯片。這款16Mb存儲(chǔ)器采用了緊湊的8引腳SOP封裝，有單、雙和四通道I/O多種配置，是最大容量為64Mb的系列產(chǎn)品中的第一款。該器件最高時(shí)鐘速率為80MHz，四通道SPI模式的等效時(shí)鐘頻率最高為320MHz，這意味著其傳輸率是以50MHz頻率運(yùn)行的標(biāo)準(zhǔn)串行閃存的6倍以上。由于每個(gè)讀指令所需要的時(shí)鐘數(shù)從40縮減到12，隨機(jī)訪問(wèn)的開(kāi)銷減少了70%。華邦電子公司聲稱，對(duì)于典型的32字節(jié)指令，四通道I/O器件的取指速率可達(dá)每秒32MB以上，與訪問(wèn)時(shí)間為70ns和取指時(shí)間為100ns的同級(jí)別并行閃存相比，性能提高了50%。
旺宏電子公司也以雙通道I/O和四通道I/O器件把自己的產(chǎn)品線擴(kuò)展到多I/O串行閃存。在傳統(tǒng)的串行閃存器件中，指令和數(shù)據(jù)通過(guò)串行輸入(SI)引腳寫(xiě)入到存儲(chǔ)器。通過(guò)把串行輸入和串行輸出引腳從單一的單向數(shù)據(jù)流轉(zhuǎn)變成多個(gè)雙向流，旺宏電子公司的雙I/O器件把數(shù)據(jù)速率提高了一倍。該公司還把四I/O器件的寫(xiě)入保護(hù)引腳(WP)和保留引腳(NC)改成雙向引腳，進(jìn)一步擴(kuò)展了這個(gè)概念。在四I/O模式中，據(jù)稱當(dāng)數(shù)據(jù)或程序的代碼長(zhǎng)度超過(guò)4個(gè)字節(jié)時(shí)，旺宏電子公司串行閃存的數(shù)據(jù)輸出速度超過(guò)了并行閃存。
傳統(tǒng)的單IO串行閃存在確定地址時(shí)需要使用40個(gè)時(shí)鐘周期，包括8個(gè)用于重寫(xiě)讀指令的周期、24個(gè)用于地址分配的周期和8個(gè)啞周期。據(jù)報(bào)道，由于設(shè)法消除了在使用隨機(jī)尋址方式時(shí)指令尋址所需要的重復(fù)周期，旺宏電子公司的多I/O器件最多可節(jié)省20個(gè)時(shí)鐘周期。
最新問(wèn)世的四I/O串行閃存來(lái)自SST公司。該公司的工程師們認(rèn)為盡管現(xiàn)有的多位接口可以提高性能，但仍依賴于部分原始SPI架構(gòu)(如笨拙的單比特指令結(jié)構(gòu)、用于電源管理和預(yù)處理功能的外加指令)。SST公司開(kāi)發(fā)了一個(gè)被稱為串行四接口(SQI)的架構(gòu)，為了加快寫(xiě)入和擦除的速度并改善低功率運(yùn)行，該架構(gòu)使用了一種可提升代碼執(zhí)行靈活性的4位多路串行通訊協(xié)議。盡管該架構(gòu)仍依賴于與SPI類似的串行指令來(lái)支持SPI協(xié)議(用于讀入、高速讀入和Jedec ID讀入)，這些新功能還是可以支持高達(dá)350Mbps的持續(xù)增長(zhǎng)的突發(fā)數(shù)據(jù)傳輸率。
不同于傳統(tǒng)的存儲(chǔ)器，SST公司的方法使用一種零延遲的半字節(jié)寬(nibblewide)架構(gòu)，從而實(shí)現(xiàn)了真正的隨機(jī)訪問(wèn)，該方法可以從任何地方開(kāi)始讀入并可以跨越頁(yè)、塊或平面的界限而無(wú)需使用計(jì)數(shù)時(shí)鐘。該方法還依靠“環(huán)繞”特性(該特性使設(shè)計(jì)者能在無(wú)RAM應(yīng)用中執(zhí)行突發(fā)代碼片段、或當(dāng)系統(tǒng)架構(gòu)使用流水線技術(shù)傳輸時(shí)填充緩存行)支持8、16、32、64字節(jié)突發(fā)模式操作，縮短了訪問(wèn)時(shí)間。該系統(tǒng)通過(guò)讀入存儲(chǔ)器索引的跳變(在256B的頁(yè)或64kB的塊之內(nèi)從一個(gè)地址跳到另一個(gè)地址，或使用間接尋址方式從一個(gè)塊跳到另一個(gè)塊)減少了輸入時(shí)鐘的周期數(shù)。
評(píng)論