基于SDI接口的實時圖像增強顯示系統(tǒng)
加入技術(shù)交流群
SDI接口(Serial Digital Interface)是直接通過采用數(shù)字化的方法對視頻信號進行控制、處理和傳輸，將數(shù)字視頻或者音頻信號按有效行場方式通過單芯同軸電纜傳輸，而后將數(shù)字信號直接接入后續(xù)的處理系統(tǒng)，避免傳統(tǒng)的模擬信號因A／D和D／A轉(zhuǎn)換帶來的圖像細節(jié)和質(zhì)量損失，也使得設(shè)備間的交互變得更加簡單方便。SDI接口傳輸速率高、適應(yīng)性強、即插即用、對環(huán)境要求不高以及應(yīng)用范圍廣等特點，目前SDI已經(jīng)作為國內(nèi)很多戰(zhàn)略靶場軍工圖像設(shè)備的一種協(xié)議標準。
目前在民用方面，SDI接口作為一種標準視頻傳輸接口已被世界上多數(shù)視頻設(shè)備廠商接受并采納，涉足數(shù)字攝像領(lǐng)域、電視電影及專業(yè)的演播室等領(lǐng)域。世界知名的索尼、松下等公司生產(chǎn)的視頻設(shè)備均支持SDI接口協(xié)議。
1 系統(tǒng)硬件結(jié)構(gòu)
系統(tǒng)結(jié)構(gòu)如圖1所示，主要由Camera Link接口、千兆網(wǎng)接口、大容量SRAM存儲器、FPGA芯片、SDI接口芯片以及SDI接口監(jiān)視器等構(gòu)成。這里FPGA是整個系統(tǒng)的核心邏輯，采用XILINX公司的V2系列XC2V4000FFG1152芯片，該芯片有1152個IO引腳，4 MB的系統(tǒng)門單元，120個乘法器，12個數(shù)字時鐘管理器，824個用戶可定義IO，120x18 b的塊RAM。豐富的硬件資源給輸入圖像的顯示和增強處理提供了可靠保證。該系統(tǒng)的基本工作過程首先接收Camera Link接口或千兆網(wǎng)接口的圖像數(shù)據(jù)，經(jīng)過專用接口轉(zhuǎn)換芯片將數(shù)據(jù)轉(zhuǎn)換成TTL或者CMOS格式，傳送給FPGA，在FPGA內(nèi)部經(jīng)過實時圖像處理、協(xié)議轉(zhuǎn)換，輸出符合SDI接口芯片的數(shù)據(jù)，經(jīng)過接口芯片的并串轉(zhuǎn)換，實時輸出SDI標清圖像數(shù)據(jù)。
這里FPGA的主要工作原理如圖2所示。在該模塊中，系統(tǒng)上電后首先完成對SDI接口芯片工作寄存器的配置，從而完成對其工作模式的選擇；然后需要完成輸入圖像數(shù)據(jù)接口到接口芯片的行場時鐘協(xié)議轉(zhuǎn)換以及數(shù)據(jù)到Y(jié)CbCr格式轉(zhuǎn)換，這里采用FPGA對雙緩存的控制完成格式轉(zhuǎn)換，本文應(yīng)用畫幅縮放、灰度拉伸和偽彩色處理實現(xiàn)圖像增強處理，這在下一節(jié)做具體描述。
2 圖像增強算法
2．1 灰度拉伸算法
現(xiàn)在很多相機都基于CameraLink接口和千兆網(wǎng)接口，它們的輸出數(shù)據(jù)位存在8 b，10 b和14 b等多種情況，本文在系統(tǒng)設(shè)計時做了智能處理，通過上位機RS232串口向該系統(tǒng)轉(zhuǎn)換模塊發(fā)送一個命令信號，告知系統(tǒng)輸入端的灰度數(shù)據(jù)位數(shù)和系統(tǒng)輸出端的數(shù)據(jù)位數(shù)，從而使算法實現(xiàn)不同的灰度拉伸。由于一般的監(jiān)視器只能顯示8 b灰度的圖像數(shù)據(jù)，SDI信號有8 b和10 b兩個差別。對灰度圖像做一個線性拉伸，不論前端輸入圖像數(shù)據(jù)是多少位，可以利用該算法將圖像數(shù)據(jù)映射到8 b和10 b空間，即下面介紹的拉伸處理。這里以輸入圖像數(shù)據(jù)14 b為例，假設(shè)輸入為10 b圖像數(shù)據(jù)，其宏觀概念是。將14 b數(shù)據(jù)空間線性映射到10 b空間。假設(shè)做灰度拉伸前的灰度值為Yi，則它的灰度取值范圍是[0，16 383]；灰度拉伸之后的灰度值為Yi’，它的取值范圍為[0，1 023]，則Yi和Yi’直接直接的映射關(guān)系為：
式中：Ymax為某幀圖像的灰度最大值；Ymin為某幀圖像的灰度最小值。
如果輸出為8 b圖像數(shù)據(jù)，則根據(jù)需要將14 b灰度轉(zhuǎn)換到8 b灰度空間，線性映射關(guān)系為：
式中：Ymax為某幀圖像的灰度最大值；Ymin為某幀圖像的灰度最小值。
根據(jù)上面的公式可看出，在進行拉伸變換時，需要用到基本的乘除法運算，這在Xilinx公司FPGA內(nèi)部實現(xiàn)起來較困難，最為常用的做法是調(diào)用FPGA內(nèi)部的乘除法IP核，這樣可以極大提高FPGA的工作效率。根據(jù)上面的公式，若想實現(xiàn)算法，還需要知道當前幀圖像數(shù)據(jù)的灰度最小值和最大值。FPGA工作是以時鐘為基礎(chǔ)的，具有實時性，如果想獲得當前幀的灰度最值，需要對圖像數(shù)據(jù)進行緩存處理，然后二次提取最值。在程序?qū)崿F(xiàn)上，為了簡便起見，在此利用前一幀數(shù)據(jù)的灰度最大值和最小值來代替當前幀的最大值最小值。這樣對當前幀遍歷求取最值，然后應(yīng)用到下一幀圖像中去，這里認為前后幀相關(guān)性比較大，不會對算法造成很大影響。
評論