<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于PC104 總線的實時信號采集處理系統(tǒng)

          基于PC104 總線的實時信號采集處理系統(tǒng)

          作者: 時間:2013-07-31 來源:網(wǎng)絡(luò) 收藏

            ADS7805采用了逐次逼近式工作原理,A/D轉(zhuǎn)換結(jié)果通過16位數(shù)據(jù)總線并行輸出,輸入的模擬信號電平范圍為0~10 V,其工作時序圖如圖3所示.

            3 軟件系統(tǒng)設(shè)計

            的軟件部分包括了信號采集板的FPGA 控制邏輯和上位機控制板運行的應(yīng)用程序.信號采集板在FPGA 控制邏輯下實現(xiàn)了信號的采集和傳輸,上位機控制板通過應(yīng)用程序完成人機界面的交互和數(shù)據(jù)控制處理.

            3.1 FPGA控制邏輯的設(shè)計

            FPGA控制邏輯是整個數(shù)據(jù)采集過程的核心部分,它所實現(xiàn)的功能包括:對多路選通開關(guān)ADG508A 的控制,對地址總線進行譯碼,對A/D 轉(zhuǎn)換模塊ADS7805的控制,將采集的數(shù)據(jù)在FIFO中進行存儲等.FPGA控制邏輯工作時的操作時序如圖4所示,其在一個總線操作周期內(nèi)的工作流程按如下順序進行:

            (1)FPGA上電后,首先進行全局復(fù)位,數(shù)據(jù)總線設(shè)置為三態(tài),地址鎖存清零.

           ?。?)等待BALE 信號進入下降沿的有效狀態(tài),對PC104的地址總線進行鎖存.

            (3)等待IOR/W 信號有效,對地址進行解碼,將鎖存的地址信息譯碼.

           ?。?)對地址進行比對,若比對正確則準(zhǔn)備就緒,若比對不正確則將地址鎖存器清零,數(shù)據(jù)總線設(shè)置為三態(tài).

           ?。?)等待PC104數(shù)據(jù)周期有效時,接收上位機控制板傳輸過來的動作命令數(shù)據(jù).

           ?。?)控制INA103芯片對輸入的模擬信號進行調(diào)理.

            (7)控制ADG508A芯片進行通道選擇.

           ?。?)控制AD7805芯片開始進行數(shù)據(jù)采集.

            (9)以輸入輸出端口的OE信號為觸發(fā)脈沖,對所采集的信號數(shù)據(jù)進行鎖存控制.

           ?。?0)等待OE信號拉低,采集數(shù)據(jù)的鎖存結(jié)束,將數(shù)據(jù)通過總線傳輸給上位機控制板.

           ?。?1)等待數(shù)據(jù)傳輸周期結(jié)束,將地址鎖存清零,數(shù)據(jù)總線設(shè)置為三態(tài).

           ?。?2)等待下一個時鐘周期到來,再次重復(fù)進行讀寫操作.

            3.2 應(yīng)用程序的設(shè)計

            上位機控制板運行的應(yīng)用程序主要完成用戶對信號采集板的控制和監(jiān)視,將所采集到的信號實時在顯示器上進行更新顯示.由于整個系統(tǒng)在外場進行使用時的環(huán)境條件往往比較惡劣,且經(jīng)常會遇到斷電的情況,因此在上位機控制板運行了Windows XP Embedded 操作系統(tǒng)來代替了傳統(tǒng)的Windows XP操作系統(tǒng),從而提高了系統(tǒng)整體的可靠性[10]?本系統(tǒng)的應(yīng)用程序采用VC++進行源代碼的編寫和調(diào)試,應(yīng)用程序調(diào)試編譯成功后,生成exe 可執(zhí)行程序,在操作系統(tǒng)上電后自動按照默認(rèn)配置開始運行.應(yīng)用程序啟動后,首先通過將用戶對信號采集板的配置命令發(fā)給FPGA控制邏輯,然后FPGA控制邏輯按照上位機具體的指令對多路控制開關(guān)芯片,信號調(diào)理芯片和A/D轉(zhuǎn)換芯片進行控制,開始對信號的采集.上位機在接收到中斷信號后對緩存中的信號數(shù)據(jù)進行讀取和處理,進而在應(yīng)用程序中對信號數(shù)據(jù)進行顯示,同時將數(shù)據(jù)實時進行存儲,供事后做進一步的分析和處理.如圖5所示.

            4 結(jié)語

            本文基于,采用了上位機控制板和信號采集板相結(jié)合的方式,實現(xiàn)了用戶對信號的實時采集和處理.信號采集板的所有控制功能由FPGA 芯片來完成,大大減少電路板的器件數(shù)量,同時降低了系統(tǒng)成本,提高系統(tǒng)的可靠性.運行在上位機控制板嵌入式操作系統(tǒng)的應(yīng)用程序完成了采集數(shù)據(jù)的實時顯示及用戶命令的配置,使用戶在使用時可以直觀的了解整個系統(tǒng)的工作狀況,并根據(jù)現(xiàn)場需要對信號采集的工作參數(shù)進行調(diào)整.該采集系統(tǒng)具有較低的功耗.穩(wěn)定的性能.精簡的體積.和優(yōu)良的抗震性能,其已經(jīng)作為某型裝備的便攜式外場檢測設(shè)備進行了實地應(yīng)用,整體運行可靠穩(wěn)定,具有較廣的推廣前景和較好的軍事經(jīng)濟效益.

          模擬信號相關(guān)文章:什么是模擬信號



          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();