車(chē)載移動(dòng)電視接收的系統(tǒng)方案
作者：
時(shí)間：2013-02-17
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
Cyclone器件系列具有八個(gè)低偏移的全局時(shí)鐘網(wǎng)，它們分布在整個(gè)芯片內(nèi)，由四個(gè)專(zhuān)用時(shí)鐘管腳饋入。對(duì)于整個(gè)系統(tǒng)的時(shí)鐘管理，器件的PLL（每個(gè)有三個(gè)輸出抽頭）也能夠勝任頻率合成和相位偏移的工作。
內(nèi)嵌處理器的FPGA系統(tǒng)
Cyclone FPGA顯然是為基于處理器的應(yīng)用進(jìn)行了優(yōu)化，尤其是能從嵌入軟核處理器如Altera的Nios處理器中受益的應(yīng)用。典型的Nios控制器系統(tǒng)由一個(gè)CPU、片內(nèi)RAM和ROM、一個(gè)外部存儲(chǔ)控制器和許多串行和并行接口組成。這樣一個(gè)基于Nios的系統(tǒng)需要大約1,500個(gè)邏輯單元（LE），占用Cyclone EP1C12器件有效邏輯資源的12.5%。
所有的Nios模塊都可以通過(guò)多主交換陣列連接到Avalon總線(xiàn)上。Nios處理器是一款五級(jí)流水線(xiàn)的16或32位RISC處理器，基于數(shù)據(jù)和地址總線(xiàn)完全分離的Harvard結(jié)構(gòu)。Avalon交換陣列完全支持以上種總線(xiàn)。Nios處理器的同步接口，低的資源利用率和優(yōu)化的性能使之極其適合于在可編程邏輯中實(shí)現(xiàn)。其它的特性包括多達(dá)512個(gè)寄存器的大型寄存器組和多達(dá)64個(gè)優(yōu)先級(jí)可調(diào)的中斷。
Nios處理器的用戶(hù)也可自行為Nios處理器設(shè)計(jì)增加專(zhuān)用指令。這些指令是由用戶(hù)定義在硬件中實(shí)現(xiàn)的處理器命令。例如，在軟件中估計(jì)需要80個(gè)時(shí)鐘周期的乘法功能若以專(zhuān)用指令執(zhí)行只需要兩個(gè)周期。這樣就能將諸如加速信號(hào)處理任務(wù)等各種功能集成到指令集中，能夠處理多達(dá)五條不同的指令。系統(tǒng)設(shè)計(jì)者使用Altera的SPOC Builder工具自動(dòng)創(chuàng)建Nios系統(tǒng)單元之間的接口邏輯，為其分配一個(gè)空閑的操作碼，并生成所有所需的C和匯編器的宏。
Nios處理器的設(shè)計(jì)環(huán)境包括參數(shù)化硬件描述和自適應(yīng)的軟件開(kāi)發(fā)環(huán)境。Altera器件如Cyclone、Stratix、Stratix GX和HardCopy器件能夠?qū)崿F(xiàn)Nios處理器。典型的FPGA內(nèi)的Nios處理器性能在50至125MIPS之間。Nios軟核處理器支持的操作系統(tǒng)包括ATI Nucleus，uC/OSII和KROS。
可編程系統(tǒng)（SOPC）設(shè)計(jì)
設(shè)計(jì)者使用Altera的SOPC Builder工具能以簡(jiǎn)單的按部就班的方式生成期望的系統(tǒng)。首先，選擇用于處理的CPU――本例中是Nios結(jié)構(gòu)。然后設(shè)置不同的結(jié)構(gòu)特性配置處理器。最重要的參數(shù)包括：
數(shù)據(jù)總線(xiàn)寬度
寄存器組大小
硬件支持的算術(shù)功能（如乘法）
性能或尺寸優(yōu)化
支持操作系統(tǒng)
專(zhuān)用指令（除法，浮點(diǎn)單元，F(xiàn)FT和其它）
CPU經(jīng)裁剪符合預(yù)期的系統(tǒng)需求，設(shè)計(jì)者只需要建立Nios控制系統(tǒng)所需的接口。輔以圖形用戶(hù)接口，由齊全的不同模塊的庫(kù)構(gòu)建所需的系統(tǒng)。接口庫(kù)包括器件使用的IP核和Altera IP合作者提供的模塊。也可以將專(zhuān)用模塊添加到模塊列表中，以后該模塊就可以成為特定用戶(hù)群的標(biāo)準(zhǔn)塊。
每個(gè)IP模塊用各自編程掩碼進(jìn)行參數(shù)配置。在這一過(guò)程中，模塊會(huì)根據(jù)設(shè)置的數(shù)據(jù)總線(xiàn)寬度進(jìn)行調(diào)整，對(duì)它的功能進(jìn)行控制，或?qū)μ囟ǖ膽?yīng)用進(jìn)行優(yōu)化。例如，F(xiàn)IR濾波器的抽頭和系數(shù)可以調(diào)整，以滿(mǎn)足分集電視接收機(jī)的特定需求。
下一步是將功能模塊和CPU連接。首先，以圖形方式生成內(nèi)部總線(xiàn)系統(tǒng)，連接接口模塊和CPU，分配地址范圍和中斷。這樣就設(shè)置了整個(gè)系統(tǒng)所需的必要單元，系統(tǒng)也隨之實(shí)現(xiàn)。
在硬件方面，Altera SOPC Builder生成網(wǎng)絡(luò)列表，VHDL或Verilog描述和仿真環(huán)境。在軟件方面，SOPC Builder自動(dòng)創(chuàng)建程序頭文件，庫(kù)以及接口并入程序環(huán)境所需的驅(qū)動(dòng)。
最后一步是將Nios設(shè)計(jì)集成到PLD中，編寫(xiě)應(yīng)用程序，將系統(tǒng)及庫(kù)和操作系統(tǒng)合成在一起，對(duì)目標(biāo)系統(tǒng)進(jìn)行編程。所有這些步驟都將在Quartus II集成開(kāi)發(fā)環(huán)境中完成，該環(huán)境也可用于最后的驗(yàn)證和調(diào)試階段。
數(shù)字電視開(kāi)發(fā)的下一目標(biāo)
未來(lái)Hirschmann計(jì)劃將其它的數(shù)字標(biāo)準(zhǔn)如ISDB T（日本）和ATSC（USA）集成到該系統(tǒng)中。Hirschmann也在研究“天線(xiàn)底部接收機(jī)”的概念，即接收機(jī)位于天線(xiàn)的底部。這種布置可以不需要RF饋線(xiàn)和放大器，從而進(jìn)一步改善接收質(zhì)量。將接收機(jī)的部分硬件轉(zhuǎn)換為軟件，這樣可以通過(guò)軟件對(duì)不同的廣播服務(wù)進(jìn)行配置。
這樣的軟件無(wú)線(xiàn)電是基于一致的硬件平臺(tái)，這樣整個(gè)系列接收機(jī)的衍生品可以在很大的頻率范圍內(nèi)由軟件進(jìn)行調(diào)整、配置和使用。軟件無(wú)線(xiàn)電的概念要求在天線(xiàn)上之間掃描廣播信號(hào)，然后在數(shù)字域上進(jìn)行全部的后續(xù)處理?，F(xiàn)在，還無(wú)法實(shí)現(xiàn)這種意義上的軟件無(wú)線(xiàn)電，因?yàn)闊o(wú)法達(dá)到所需的系統(tǒng)處理性能，最重要的是根本無(wú)法提供模數(shù)變換器所需的很高的采樣頻率。不過(guò)，以近乎中頻工作的軟件無(wú)線(xiàn)電子集現(xiàn)在可能已經(jīng)很明確了。由于這種無(wú)線(xiàn)電技術(shù)具有令人滿(mǎn)意的質(zhì)量和便利的特性，很可能很快就會(huì)配置到新的轎車(chē)中。
模數(shù)轉(zhuǎn)換器相關(guān)文章:模數(shù)轉(zhuǎn)換器工作原理
評(píng)論