基于PCI總線的高速CCD圖像存儲系統(tǒng)設計

1引言

　　偵察與監(jiān)視在軍事斗爭中的地位舉足輕重。在各種偵察/監(jiān)視技術(shù)中，航空偵察占有重要的地位，可見光偵察是一種重要的偵察形式，無人偵察機顯示出了廣闊的發(fā)展前景，現(xiàn)代科學技術(shù)的發(fā)展為現(xiàn)代航空偵察與監(jiān)視技術(shù)帶來了新的發(fā)展契機。

　　航空偵察一個主要的途徑就是利用高性能高速攝像機進行航空拍照，采集各種圖像信息。然而，數(shù)字化的偵察圖像分辨率高、信息量大，使后續(xù)的處理、傳輸、存儲等過程的實現(xiàn)變得極為困難，從而給機載圖像/視頻系統(tǒng)的設計與實現(xiàn)帶來了巨大的挑戰(zhàn)。為了解決這些問題，本文基于某型高速相機，利用低成本FPGA，構(gòu)建了一個高性能的圖像采集存儲系統(tǒng)，完成對高分辨率、高幀率偵察圖像的采集和存儲。

2某型高速相機簡介

　　系統(tǒng)選擇的高速相機是一款高分辨率、高速度線掃數(shù)字相機，其圖像傳感器采用先進的CCD（Charge-CoupledDevice）圖像傳感器，采用了世界尖端水平的高靈敏度掃描成像技術(shù)——高速率的TDI（TimeDelayandIntegration）技術(shù)、多重曝光技術(shù)并加強藍色響應，從而使該型相機可提供比單輸出線掃相機更好的靈敏度特性，總的數(shù)據(jù)傳輸率可高達200MB/s。

　　相機接口主要包括后面板上的六個接口：其中四個為數(shù)據(jù)輸出接口，每個接口包括16位數(shù)據(jù)信號，1位數(shù)據(jù)同步信號，1位同步時鐘信號，信號的電平輸出格式為LVDS電平格式;另外兩個接口分別為控制信號接口和電源接口。在控制信號的作用下，相機同步輸出包含同步時鐘信號（STROBE）和水平同步信號（LVAL）在內(nèi)的8×8bit標準的灰度圖像數(shù)據(jù)，圖像分辨率可選擇為4096×30｀72（本系統(tǒng)采用分辨率）和2048×3072。

　　相機控制接口信號中，行觸發(fā)信號（EXSYNC）至關(guān)重要。它負責圖像數(shù)據(jù)的觸發(fā)輸出，行觸發(fā)信號的上升沿觸發(fā)數(shù)據(jù)并指示數(shù)據(jù)有效。相機觸發(fā)要求此信號存在下降沿，最小觸發(fā)頻率為300HZ。

3系統(tǒng)硬件設計及工作原理

　　本設計硬件系統(tǒng)主要包括電平轉(zhuǎn)換，數(shù)據(jù)接收預處理和數(shù)據(jù)采集存儲三個部分。圖1為系統(tǒng)硬件原理框圖。在總線結(jié)構(gòu)上，系統(tǒng)采用了滿足高速數(shù)據(jù)傳輸?shù)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/PCI總線">PCI總線結(jié)構(gòu)，PCI9054是PLX公司推出的一種32位33MHz的PCI總線主控I/O加速器，它采用多種先進技術(shù)，使復雜的PCI接口應用設計變得相對簡單。

　　從資源和成本方面考慮，F(xiàn)PGA選用Altera公司的低成本Cyclone系列芯片-EP1C6Q240C8。存儲介質(zhì)則選用SCSI磁盤陣列，它能滿足高速、大數(shù)據(jù)量的存儲。

圖1系統(tǒng)原理框圖

　　系統(tǒng)工作原理：

　　系統(tǒng)上電，首先完成一系列初始化工作：PC通過底層驅(qū)動配置PCI9054的寄存器，使之處于正常工作模式（C模式）[2];FPGA上電，配置用戶電路（此時，F(xiàn)PGA內(nèi)部邏輯和PCI9054都處于等待狀態(tài)）。

　　PC應用程序啟動后，向PCI9054發(fā)送數(shù)據(jù)傳輸指令，PCI9054收到數(shù)據(jù)傳輸指令，通過LOCALBUS通知FPGA開始工作：FPGA產(chǎn)生行觸發(fā)信號（EXSYNC），觸發(fā)相機進行拍照、傳輸數(shù)據(jù)。然后，PCI9054進入工作狀態(tài)，開始采集數(shù)據(jù)，并將數(shù)據(jù)存儲到磁盤陣列。FPGA內(nèi)部邏輯和PC應用程序通過行計數(shù)判斷一幀圖像傳輸完畢，相繼進入等待狀態(tài)。但是，PC應用程序在接收完一幀圖像，進入等待狀態(tài)后，延續(xù)一定時間，會自動觸發(fā)下一個數(shù)據(jù)傳輸指令通知FPGA開始下一幀圖像傳輸。

　　電平格式轉(zhuǎn)換

　　PCI9054芯片電平格式為3.3VLVTTL格式，相機輸出信號的電平格式為LVDS格式，基于系統(tǒng)總體需要，有必要在進行圖像預處理前將LVDS相機輸出信號轉(zhuǎn)換成LVTTL格式電平。

　　數(shù)據(jù)接收預處理

　　FPGA完成圖像預處理功能。FPGA是以并行運算為主導的芯片，處理速度更快。數(shù)據(jù)預處理過程包括：數(shù)據(jù)緩沖、位并轉(zhuǎn)換。

　　數(shù)據(jù)緩沖[3]：相機利用4個通道輸出圖像數(shù)據(jù)，每個端口的數(shù)據(jù)傳輸以本端口時鐘為參考，傳輸過程中由于各種差異如傳輸電纜的長度不同，使得各個端口的時鐘信號產(chǎn)生相對的相位漂移，從而使四個端口數(shù)據(jù)輸出不完全同步，這不利于圖像數(shù)據(jù)的同步采集。為消除數(shù)據(jù)異步，F(xiàn)PGA內(nèi)部設計了由4個FIFO組成的數(shù)據(jù)緩沖器組。每個端口的有效數(shù)據(jù)寬度為16bit，傳送一行4096個數(shù)據(jù)需用512個時鐘周期，因此FIFO深度設為512個字。相機送來的4個LVAL信號為各對應通道寫使能信號，4個STROBE信號作為對應通道寫時鐘。FIFO輸出端采用系統(tǒng)時鐘（15MHz）作為統(tǒng)一的數(shù)據(jù)同步時鐘，并設計一個讀請求信號，當FIFO半滿時讀取數(shù)據(jù)，經(jīng)過緩存的數(shù)據(jù)以與系統(tǒng)時鐘同步的64bit寬度格式輸出。

　　位并轉(zhuǎn)換：PCI9054芯片LOCAL端的有效數(shù)據(jù)位數(shù)有兩種選擇：8bit和32bit（可更改9054寄存器設置，為了保證數(shù)據(jù)采集速度，本系統(tǒng)設置為32bit）。但是相機的輸出數(shù)據(jù)通過緩沖之后仍然為64bit，為了滿足PCI9054數(shù)據(jù)采集位數(shù)要求，必須將64bit數(shù)據(jù)進行位并轉(zhuǎn)換，變成32bit傳輸。本系

　　統(tǒng)設計在FPGA內(nèi)部將數(shù)據(jù)的高32bit和低32bit分別送入二選一BUSMUX的輸入端，系統(tǒng)時鐘的電平選

　　擇數(shù)據(jù)輸出。64bit數(shù)據(jù)轉(zhuǎn)化成32bit數(shù)據(jù)傳輸，但數(shù)據(jù)率變成原來的兩倍（30M/s）。

　　數(shù)據(jù)采集存儲

　　對于整個系統(tǒng)來說，存儲系統(tǒng)的持續(xù)存儲速度是個至關(guān)重要的參數(shù)。數(shù)據(jù)的采集存儲采用微機為主體，在其PCI總線上掛載一塊SCSI的接口卡和9054接口卡，9054接口卡用于數(shù)據(jù)采集，SCSI接口卡上掛載兩個SCSI硬盤，組成RAID-0的硬盤陣列，這樣可以大大提高硬盤的持續(xù)存儲速度。利用PCI9054進行數(shù)據(jù)采集時，數(shù)據(jù)的傳輸路徑為：PCI總線-內(nèi)存-硬盤陣列?，F(xiàn)有兩種傳輸方案可供選擇：第一種為單線采集存儲，顯然，這種方案會降低數(shù)據(jù)的的采集速度。本系統(tǒng)選用第二種方案：流水線存儲，如圖2所示。理論上，流水線方式的數(shù)據(jù)采集速度應該是單線采集的兩倍。

圖2流水線存儲時序示意圖

上一頁 1 2 下一頁