<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 基于Avalon總線接口的UPFC控制器IP核設(shè)計

          基于Avalon總線接口的UPFC控制器IP核設(shè)計

          作者: 時間:2012-09-08 來源:網(wǎng)絡(luò) 收藏

          3 系統(tǒng)驗證
          使用Quartus5.1對的Verilog程序進行綜合時,可選用Altera公司的CycloneIIEP2C35評估板。該板有33216個邏輯單元,105個M4k存儲模塊,35個18×18乘法單元,4個PLL和475個I/O腳。在Quartus 中編譯通過,即可利用波形編輯器對其進行功能仿真。圖3是其功能仿真波形。實際上,Quartus提供有嵌入式邏輯分析儀SignalTap II,可以對輸出信號進行實時測試。在實際監(jiān)測中,通過SignalTap II可將測得的樣本信號暫存于目標器件的嵌入式RAM中,然后通過器件的JTAG端口和USB Blaster下載線將采得的信息傳出,并送入主機進行分析。圖4為輸出的實際波形圖。


          4 結(jié)束語
          本UPFC控制器IP能使輸出正弦波頻率跟電網(wǎng)頻率保持一致,且輸出正弦波的幅值和相位可根據(jù)需要進行調(diào)節(jié);輸出的三角載波的頻率、幅值和相位保持不變。同時,將UPFC控制器IP核和Nios II相結(jié)合還可提高系統(tǒng)的抗干擾能力?! ?


          上一頁 1 2 下一頁

          關(guān)鍵詞: Avalon總線 UPFC控制器 IP核

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();