P波段小步進頻率合成器的研制
加入技術交流群
2．2 鎖相模塊設計
這部分是整個頻率綜合器的核心，它以10MHz為頻率步進產(chǎn)生我們所需的射頻信號，并在環(huán)路內實現(xiàn)了調頻，頻率捷變直接VCO等功能。
QPE3336集成了VCO分頻，參考分頻和鑒相等功能，它的VCO輸入信號頻率的典型值可達3GHz，它具有高的鑒相增益，Kφ=0．403V／Rad，低的相噪基底，可達-150dBc／Hz@20kHz，寬的動態(tài)范圍等特點。它的控制接口采用16位并行總線，均為TTL／CMOS電平，并設有失鎖指示，44腳PLCC封裝，體積小，是理想的數(shù)字鎖相環(huán)芯片。
PE3336的控制接口包括了4位參考分頻值輸入R0～R3，12位VCO分頻值輸入，其中M0～M3，為分頻值個位輸入，A0～A6，為分頻值十位輸入，PREEN是控制VCO的分頻值是否超過128。
PE3336用于PLL頻率綜合器的系統(tǒng)框圖如圖2所示。
用PE3336芯片組成的頻率合成器還應包括低通濾波器、壓控振蕩器等。如圖(2)所示，簡單介紹如下：
(1)低通濾波器
低通濾波器采用有源濾波器，為防止鑒相泄漏，加上了預濾波器，如圖3所示。
根據(jù)PLL理論可知，R1、R2、C、Cc與環(huán)路帶寬ωn，環(huán)路阻尼因子號，VCO的壓控靈敏度KVCO，鑒相增益Kφ，及分頻比N的關系有：
環(huán)路帶寬ωn的選取要綜合考慮環(huán)路的相位噪聲，頻率轉換時間和運算放大器的工作帶寬。在此，我們ωn=300kHz，阻尼因子號取在1～2之間，取定這些參數(shù)則有源濾波器的元件參數(shù)就可以確定了。
(2)調頻工作原理
在PE3336主鎖相環(huán)內進行調頻的工作原理如圖4所示。頻率調制是由調制信號電壓UΩ加在壓控振蕩器的控制端，利用載波跟蹤環(huán)而實現(xiàn)的。
由鎖相環(huán)理論可以知道，為實現(xiàn)線性調頻必須使環(huán)路等效低通濾波器帶寬小于最低調制頻率Ωmin，在本系統(tǒng)中調制信號最低頻率為200Hz，因此需將原300KHz的環(huán)路帶寬降到100Hz以下。故采用了一個選擇開關，當不調頻時環(huán)路帶寬為300kHz，當選擇調頻時環(huán)路帶寬變?yōu)?00Hz。
3 實驗結果
通過對頻率源的測試得出如下結論：
頻率范圍：0．5～1GHz
頻率轉換時間：
正常工作模式下：6～10μs
直接VCO模式下：≤2μs
置頻步長(或頻率分辨率)：
正常工作模式下：在頻率范圍內大步進為10MHz～500MHz，
小步進為0．5MHz。
直接VCO模式下：≤1％的波段中心頻率
頻率穩(wěn)定度：
正常工作模式下，優(yōu)于1×10-7／日
直接VCO模式下，優(yōu)于1×10-5／日
相位噪聲： -85dBc／Hz@10KHz～-80dBc／Hz@10kHz
諧波電平抑制：優(yōu)于-25dBc～30dBc輸出功率：10～11dBm
調頻功能：具備三角波、正弦波調頻，
正弦波調頻：調制頻率范圍：0．1～1MHz調頻帶寬>100MHz
三角波調頻：調制頻率范圍：200～500Hz調頻帶寬>100MHz
通過具體測量得出試驗數(shù)據(jù)能滿足設計要求有些指標優(yōu)于設計參數(shù)。
4 結束語
現(xiàn)代雷達頻率綜合器是一門復雜的電子電路技術。技術難度大，因此對設計人員的設計思路、設計基礎有較高的要求。國內雷達整機單位均在研制雷達頻率綜合器。但大多數(shù)是采用直接式頻率和成方案。而間接式頻率綜合器也有其自身的優(yōu)勢，從體積、成本等方面還有潛力可挖。因受到器件及設計思路的和結構方面的原因，國內的頻率綜合器與國外的相比還有一定差距。為此我們還要進行，更細致、深入的研究，力爭趕超國際先進水平。
評論