基于CPLD非多路復(fù)用/多路總線轉(zhuǎn)換橋設(shè)計(jì)/實(shí)現(xiàn)

２ 非多路復(fù)用總線的信號(hào)和時(shí)序

２．１ TMS320F206接口的主要信號(hào)說明

TMS320F206的總線接口方式采用地址和數(shù)據(jù)分離的形式。其主要信號(hào)有地址信號(hào)Ａ０～Ａ１５、數(shù)據(jù)信號(hào)Ｄ０～Ｄ１５、讀信號(hào)ＲＥ、寫信號(hào)ＷＥ、閘門信號(hào)ＳＴＲＢ、Ｉ／Ｏ空間選擇信號(hào)ＩＳ、數(shù)據(jù)存儲(chǔ)器選擇信號(hào)ＤＳ、程序存儲(chǔ)器選擇信號(hào)ＰＳ、機(jī)器時(shí)鐘輸出信號(hào)ＣＬＫＯＵＴ１。當(dāng)對(duì)外部數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器或Ｉ／Ｏ空間訪問時(shí)，ＳＴＲＢ有效；當(dāng)對(duì)外部Ｉ／Ｏ訪問時(shí)（即程序中使用ＰＯＲＴＲ和ＰＯＲＴＷ指令），ＩＳ有效。

２．２ ＴＳＭ３２０Ｆ２０６的Ｉ／Ｏ時(shí)序分析

ＴＭＳ３２０Ｆ２０６的讀寫時(shí)序如圖３和圖４所示。Ｉ／Ｏ的讀或?qū)懝ぷ髦芷谝话阍趦蓚€(gè)機(jī)器周期內(nèi)完成。在此期間，ＩＳ信號(hào)和地址信號(hào)一直保持有效；閘門信號(hào)ＳＴＲＢ發(fā)生在第一個(gè)機(jī)器周期有效后并保持一個(gè)機(jī)器周期以上；ＲＥ和ＷＥ有效時(shí)，數(shù)據(jù)有效。兩次連續(xù)的寫操作（如圖４所示）時(shí)，ＷＥ的有效間隔時(shí)間ｔW（WH）最小為（２Ｈ－４）ｎｓ，而兩次連續(xù)的讀操作（如圖３所示）時(shí)，ＲＥ的有效間隔時(shí)間ｔW（RDH）為（Ｈ－４）ｎｓ～Ｈｎｓ，其中Ｈ為０．５倍的機(jī)器時(shí)鐘周期。可見對(duì)于連續(xù)的讀、寫操作，ＲＥ、ＷＥ的有效間隔不同，設(shè)計(jì)電路時(shí)應(yīng)注意此細(xì)節(jié)。在連續(xù)的讀或?qū)懖僮鲿r(shí)，ＩＳ信號(hào)一直為有效電平'０'，無法以此信號(hào)作為產(chǎn)生ＳＪＡ１０００的ＡＬＥ、讀、寫信號(hào)起始基準(zhǔn)；而在寫周期時(shí)，ＳＴＲＢ與ＷＥ的變化始終保持一致，因此在產(chǎn)生ＳＪＡ１０００寫周期時(shí)，可以用ＳＴＲＢ作為ＡＬＥ、ＷＲ產(chǎn)生的起始基準(zhǔn)信號(hào)。但是ＴＳＭ３２０Ｆ２０６在連續(xù)的讀操作時(shí)，ＳＴＲＢ一直保持為低電平，可見在產(chǎn)生ＳＪＡ１０００讀、寫操作周期時(shí)，無法單獨(dú)以它作為ＡＬＥ、ＲＤ信號(hào)產(chǎn)生的起始基準(zhǔn)，需與ＩＳ、ＷＥ、ＲＥ進(jìn)行邏輯組合來作為ＳＪＡ１０００讀、寫操作周期的起始基準(zhǔn)信號(hào)。

３ ＣＰＬＤ實(shí)現(xiàn)轉(zhuǎn)換橋的設(shè)計(jì)方法

此轉(zhuǎn)換橋如果用中規(guī)模集成電路（７４系列）實(shí)現(xiàn)起來比較復(fù)雜，工作頻率又較高，布線時(shí)若稍不合理，易引起干擾，使得電路工作不穩(wěn)定，因此這里采用高可靠性的復(fù)雜可編程邏輯器件ＣＰＬＤ，用硬件描述語言ＶＨＤＬ來實(shí)現(xiàn)。

３．１ 轉(zhuǎn)換橋引腳信號(hào)定義

圖５為轉(zhuǎn)換橋的時(shí)序仿真圖，其中轉(zhuǎn)換橋的各引腳信號(hào)與ＴＭＳ３２０Ｆ２０６和ＳＪＡ１０００ｌSJA10001引腳信號(hào)的對(duì)應(yīng)為：ｆａｂｌ７接Ａ0～Ａ7；ｆｄｂ７接Ｄ0～Ｄ7；ｆｄｓ接ＩＳ；ｆｓｔｒｂ接ＳＴＲＢ；ｆｗｅ接ＷＥ；ｆｒｄ接ＲＥ；ｆｃｐ接ＣＬＫＯＵＴ１；ａｌｅ接ＡＬＥ；ａｄｂ７接ＡＤ７～ＡＤ０；ｗｒ接ＷＲ；ｒｄ接ＲＤ。

３．２ ＳＪＡ１０００讀、寫周期使能信號(hào)和起始基準(zhǔn)信號(hào)的確定

轉(zhuǎn)換橋的基準(zhǔn)時(shí)鐘ｆcp為ＴＭＳ３２０Ｆ２０６TMS320F206的機(jī)器時(shí)鐘輸出信號(hào)ＣＬＫＯＵＴ１。ｆcp為２０ＭＨｚ的方波信號(hào)。因?yàn)椋裕停樱常玻埃疲玻埃兜淖x或?qū)懝ぷ髦芷谝话銥橐弧蓚€(gè)機(jī)器時(shí)鐘周期，此時(shí)基準(zhǔn)時(shí)鐘ｆcp最多含有四個(gè)邊沿狀態(tài)，無法完成非多路復(fù)用到多路復(fù)用的轉(zhuǎn)換，所以通過軟件等待設(shè)置，使ＴＭＳ３２０Ｆ２０６對(duì)外部總線操作時(shí)，由原來所用的一個(gè)機(jī)器時(shí)鐘周期延長(zhǎng)到四個(gè)機(jī)器時(shí)鐘周期，邊沿狀態(tài)個(gè)數(shù)增加了４倍。另外ｆcp的脈寬為２５ｎｓ，這樣可以保證轉(zhuǎn)換橋輸出的多路復(fù)用總線時(shí)序的時(shí)間參數(shù)滿足ＳＪＡ１０００的時(shí)序要求。從上面的時(shí)序分析中可以確定出ＳＪＡ１０００的讀、寫周期的使能信號(hào)（ＩＳ）和起始基準(zhǔn)信號(hào)（ＳＴＲＢ、ＷＥ、ＲＥ邏輯組合）。ＩＳ作為轉(zhuǎn)換橋的片選信號(hào)，當(dāng)ＩＳ?quot;０"時(shí)，轉(zhuǎn)換橋工作；否則，轉(zhuǎn)換橋的各輸出信號(hào)被懸掛。當(dāng)ＩＳ為"０"、ＳＴＲＢ為"０"、ＷＥ為"０"、ＲＥ為"１"時(shí)，ＤＳＰ開始對(duì)外部Ｉ／Ｏ進(jìn)行寫操作，在后面緊跟的四個(gè)ＤＳＰ機(jī)器時(shí)鐘周期產(chǎn)生出１個(gè)ＳＪＡ１０００的寫周期；當(dāng)ＩＳ為"０"、ＳＴＲＢ為"０"、ＷＥ為"１"、ＲＥ為"１"時(shí)，ＤＳＰ開始對(duì)外部Ｉ／Ｏ進(jìn)行讀操作，在后面緊跟的四個(gè)ＤＳＰ機(jī)器時(shí)鐘周期產(chǎn)生出１個(gè)ＳＪＡ１０００的讀周期。

３．３ 讀操作轉(zhuǎn)換過程

通過軟件等待設(shè)置，使ＤＳＰ的 Ｉ／Ｏ讀、寫操作需四個(gè)機(jī)器時(shí)鐘周期。在第一個(gè)時(shí)鐘周期的上升沿產(chǎn)生ａｌｅ信號(hào)（脈寬為０．５倍的機(jī)器時(shí)鐘周期），同時(shí)將ＤＳＰ輸入的低八位地址ｆａｂｌ７鎖存并送到地址數(shù)據(jù)復(fù)用總線ａｄｂ７，并保持到第二個(gè)時(shí)鐘周期的上升沿為止，此時(shí)ａｄｂ７為高阻狀態(tài)。第三、第四個(gè)時(shí)鐘周期，ＤＳＰ的讀信號(hào)ｆｒｄ有效，將此信號(hào)直接送到ｒｄ引腳，此時(shí)ａｄｂ７引腳的數(shù)據(jù)直接送給ｆｄｂ７引腳，讀操作結(jié)束。

３．４ 寫操作轉(zhuǎn)換過程

在寫操作的四個(gè)時(shí)鐘周期中，在第一個(gè)時(shí)鐘周期的上升沿產(chǎn)生ａｌｅ信號(hào)（脈寬為一個(gè)機(jī)器時(shí)鐘周期），同時(shí)將ＤＳＰ輸入的低八位地址ｆａｂｌ７引腳的信號(hào)送到ａｄｂ７上，并保持到第三個(gè)時(shí)鐘周期結(jié)束。在第四個(gè)時(shí)鐘周期的上升沿產(chǎn)生寫信號(hào)ｗｒ（寬度為一個(gè)時(shí)鐘周期），在ＤＳＰ寫信號(hào)ｆｅｗ的上升沿處鎖存數(shù)據(jù)線ｆｄｂ７來的信號(hào)，并將其送到ａｄｂ７引腳上，延時(shí)到第五個(gè)時(shí)鐘周期時(shí)把ａｄｂ７變?yōu)楦咦锠顟B(tài)，寫操作結(jié)束。

本文提出的非多路復(fù)用總線到多路復(fù)用總線轉(zhuǎn)換橋采用了Ｘｉｌｉｎｘ公司的ＣＰＬＤ芯片ＸＣ９５１４４－１５－ＰＱ１００，并使用該公司開發(fā)的集成環(huán)境Ｆｕｎｄａｔｉｏｎ Ｆ３．１ｉ，將其集成為一塊專用芯片。通過大量的實(shí)驗(yàn)測(cè)試，此轉(zhuǎn)換橋工作非常穩(wěn)定，現(xiàn)已應(yīng)用到電力網(wǎng)絡(luò)饋線遠(yuǎn)程終端裝置（ＦＴＵ）中。