PXI模塊觸發(fā)總線接口的CPLD實現(xiàn)

pxi觸發(fā)接口實現(xiàn)原理圖

這里只給出一路觸發(fā)總線實現(xiàn)的原理圖，由于8路觸發(fā)總線之間是獨立工作的，因此，每一路都可以用同樣的原理來實現(xiàn)，只是實際應(yīng)用中，8路信號可以共用一些控制線而已。一路觸發(fā)總線接口的原理如圖1所示。

圖1 觸發(fā)總線接口的原理

圖1所示，由n1、n2、r1、r2組成了門電路施密特觸發(fā)器，其原理圖如圖2所示。

圖2 門電路施密特觸發(fā)器的原理

圖2所示，vi為觸發(fā)器輸入端，vo為輸出端，vo為反相輸出端口，g1、g2為兩個反相器，其閾值電壓vth＝0.5vdd，且電阻r1r2，則電路狀態(tài)發(fā)生轉(zhuǎn)換時其正向閾值電壓為vt+＝(1＋r1/r2)vth，負(fù)向閾值電壓為vt-＝(1－r1/r2)vth，正向閾值電壓與負(fù)向閾值電壓的差就稱為回差電壓，即δvt=vt+－vt-=2r1/r2 vth。

圖1中，由t1、t2、n3和n4構(gòu)成輸入/輸出控制部分，當(dāng)ioc＝1時，t1導(dǎo)通，t2截止，接口工作在輸入狀態(tài)，由別的模塊送來的觸發(fā)信號送入施密特觸發(fā)器進(jìn)行觸發(fā)；當(dāng)ioc＝0時，t1截止，t2導(dǎo)通，接口工作在輸出狀態(tài)，觸發(fā)信號通過本接口輸出送到別的模塊進(jìn)行觸發(fā)同步。

圖1中，由t3和t4組成了一個三態(tài)輸入/輸出門，當(dāng)系統(tǒng)上電復(fù)位時，gate輸入低電平，兩個三態(tài)門均處于高阻態(tài)，直到復(fù)位結(jié)束，由軟件控制gate信號線變?yōu)楦唠娖?，三態(tài)門導(dǎo)通，接口處于正常的輸入/輸出狀態(tài)。

該觸發(fā)總線接口可以通過對cpld器件進(jìn)行編程來實現(xiàn)，直接使用原理圖方式輸入。為了滿足如上所述定則2中關(guān)于i/o緩沖器直流特性的要求，這里選用5v供電電源的cpld芯片。另外，由于電阻元件在cpld中不容易實現(xiàn)，可以采用外接電阻的方法，這也為選擇電阻參數(shù)提供了更多的自由。