直接總線式DRAM的信號連接

　　圖 Direct Rambus DRAM的信號連接關(guān)系

　　異步DRAM、同步DRAM以及DDR－SDRAM等無論哪個輸出都是有極性輸出，是屬于在高電平時驅(qū)動高電平的機制，而Direct Rambus DRAM利用漏極開路輸出，可以對應于快速操作。

　　另外，采用2個系統(tǒng)時鐘是處理時鐘相位偏移的對策，DDRSDRAM利用雙向的選通信號實施時鐘相位偏移的處理對策，而Direct Rambus DRAM預各了由DRAM向DRAM控制器方向的時鐘及由控制器向DRAM方向的時鐘兩個系統(tǒng)，通過改變讀操作與寫操作時所利用的時鐘，實施時鐘相位偏移的處理對策，基本上采用了接近理想的處理方式。

　　圖的右上部是時鐘發(fā)生器，物理上放置于離DRAM控制器最遠的DRAM的旁邊，從這里按順序給時鐘布線，到DRAM控制器處再折回到最遠的DRAM處，結(jié)束布線。

　　在這兩個系統(tǒng)的時鐘輸人中，由DRAM向主機方向的稱為CTM（Clock To Master）；相反，由主機向DRAM方向的稱為CFM（Clock From VaSTer），以便于區(qū)分。讀操作時，也就是從DRAM輸出數(shù)據(jù)時，Direct Rambus DRAM與CTM時鐘同步輸出數(shù)據(jù)。如果時鐘與數(shù)據(jù)信號的布線長度等相同，則時鐘與數(shù)據(jù)具有相同的延遲時間到達DRAM控制器，所以DRAM控制器可以與時鐘同步接受數(shù)據(jù)。

　　另一方面，當向DRAM進行寫操作時，DRAM控制器與時鐘同步輸出數(shù)據(jù)，由于該數(shù)據(jù)是與作為由DRAM控制器向DRAM方向的時鐘CPM時鐘一起傳輸?shù)?，所以只要DRAM端能與CFM時鐘同步接受數(shù)據(jù)即可。