汽車電子的EMC設計方案

SSN也會產生輻射干擾，瞬間的電源和地電流會通過器件管腳流向外部的去耦電容。如果該電路(包括邦定線、封裝引線以及PCB線)形成的環(huán)路足夠大，就會產生信號發(fā)射。而環(huán)路中的寄生電感會產生電壓降，將進一步產生共模輻射干擾。

共模輻射電場E的強度由下面等式計算：
E = 1.26 x 10-6 Iw f l/d
E = 1.26 x 10-6 Iw f l/d

這里E的單位是伏特/米，Iw的單位是安培，f是單位為赫茲，l是路徑長度，d是到該路徑的距離，l和d的單位都是米。 復雜設計中頻率由特定的應用需求來確定，不可能降低，因此SoC設計工程師必須認真考慮如何通過降低Iw或l來降低電場強度。

處理好時鐘域也能降低SSN。許多優(yōu)秀的SoC設計都是同步電路，這樣容易在時鐘上下沿處產生很大的峰值電流。將時鐘驅動器分布在整個芯片中，而不是采用一個大的驅動器，這樣可以使瞬態(tài)電流分布開。另外一種可能的辦法是確保時鐘不互相重疊。當然必須小心避免由于時序不匹配而產生競爭。更重要的是，時鐘信號應該在遠離敏感的I/O邏輯信號，特別是模擬電路。

當前的復雜嵌入式MCU有許多輸出信號，大多數(shù)輸出信號都必須能夠快速地響應電容負載。這些信號包括時鐘、數(shù)據、地址和高頻串行通信信號。對內部節(jié)點來說，穿透電流和容性負載都會產生噪聲。應用同樣的技術處理內部節(jié)點可以解決輸出管腳驅動器電路噪聲問題。另外，管腳上信號的快速變換會產生反射引起的輸出信號線上的信號振鈴和串擾。

將這種類型的噪聲源減到最小有許多解決方案。輸出驅動器可以設計成驅動強度可以控制，并且可以增加信號轉換速率控制電路來限制di/dt。由于大多數(shù)器件測試設備同最終應用相比，測試節(jié)點電容更高，所以通常更愿意指定一個固定值來實現(xiàn)驅動強度的控制。例如，假定MPC5XX系列的MCU微控制器芯片的CLKOUT滿驅動強度是一個90pF的負載，并且是專為測試目的而設定。除了因為時序而考慮滿驅動強度外，最好使用降低的驅動強度。

上面介紹的技術對于降低噪聲有積極的作用，由于瞬態(tài)電流包絡延長，平均的電流實際上會增加。在芯片上實現(xiàn)一個LVDS物理層也可以減小由于輸出管腳上大的瞬態(tài)電流產生的噪聲，這種方式依靠差模電流源來驅動低阻抗的外部負載(圖2)。電壓的擺幅限制在±300mV范圍內。

支持這種技術所需增加的管腳可以通過減少電源管腳來彌補，由于這種實現(xiàn)方式有效地降低了片上瞬態(tài)電流，因而輸出驅動器通過電源基本上維持一個恒定的直流電流，而傳統(tǒng)驅動器中的瞬態(tài)電流則會在電容性負載上產生大的電壓擺幅。

在振蕩器設計中有兩個方面會影響到EMC：輸入和輸出信號波形的形狀會產生影響；通過頻率抖動來實現(xiàn)頻譜展寬并降低其窄帶功率的能力。

振蕩器從本質上屬于模擬電路，因而對工藝、溫度、電壓和負載效應比SoC中的數(shù)字電路更敏感。使用自動增益控制(AGC)電路形式的反饋來限制振蕩器信號幅度可以消除大部分這些效應。AGC的另外一種替代實現(xiàn)就是雙模式振蕩器，可以在高電流模式和低電流模式之間切換。初始狀態(tài)下，電源接通時使用高電流模式確保較短的啟動時間，然后切換到低電流模式確保最小噪聲。

在集成了作為振蕩器電路一部分的鎖相環(huán)的SoC設計中，可以利用頻率抖動在很小的范圍內改變時鐘頻率，這樣隨著頻率在一個范圍上展開，可以減少基本能量。整個系統(tǒng)設計必須仔細考慮確保這種改變的比率以及頻率范圍不會影響最終應用中關鍵器件的時序。而在類似CAN、異步SCI和定時的I/O功能等廣泛應用于汽車的串行通信中不能采取該方式。芯片上的開關噪聲表明其自身就是期望信號輸出的一個阻尼振蕩，這是電感與芯片上負載電容串聯(lián)組合而產生的結果。對一個典型的片上總線來說，負載是一個連接到許多三態(tài)緩沖器的長的PCB布線，該負載的主體是電容，包括柵極，pn結以及互聯(lián)電容。

消除電感或者降低di/dt可以減小或者消除噪聲。只有當噪聲幅度大到會引起連接節(jié)錯誤開關時，才需要認真考慮設計中的噪聲問題。

降低對于外部噪聲源的敏感性包括對外部器件以及內部設計的考慮。外部的瞬態(tài)電流會引起管腳上的兩種情況：電壓變化會導致容性耦合的電流進入器件；超出電源范圍的電壓最終會通過電阻路徑將電流傳導到器件中。

汽車電子設計中，通常用外部RC濾波器來限制瞬態(tài)電壓擺幅和注入電流。必須小心，確保外部器件值考慮到漏電流效應，尤其是模擬輸入時。值得注意的是，MCU和外圍IC的I/O管腳通常多達200個，這種解決方案所需的額外成本和電路板空間使工程師在系統(tǒng)設計中不愿意采用。最好的解決辦法是實現(xiàn)在芯片上的高度集成。

硬件和軟件技術可以協(xié)同實現(xiàn)EMC性能要求。例如，許多MCU都具有在外部總線上輸出內部訪問的能力，通常情況下這些都是不可見的。這種方式對于調試非常有用，但是在一些設計不當?shù)南到y(tǒng)中可能會產生外部的總線競爭，從而使相關噪聲增加。

在過去的工作中我曾遇到芯片上A/D變換器讀取值不正確的類似問題，該問題看上去似乎噪聲在某種程度上干擾了測量或者是變換。通過了解系統(tǒng)的硬件結構圖，從表面上了解A/D變換器的輸入部分似乎一切都很正常，但是我注意到外部的EPROM以某種方式實現(xiàn)解碼，而這種解碼方式在某些非常特殊的情況下可能會引起總線競爭，這種競爭不會影響程序的任何運行，但是會產生足夠的噪聲，因此會出現(xiàn)A/D變換偶然的錯誤。通過改變解碼邏輯就迅速解決了這個問題。