JTAG接口的結構組成
圖1 JTAG調試接口示意圖
?。?)TAP(測試訪問端口)控制器
TAP控制器對嵌入在ARM處理器核內部的測試功能電路的訪問控制,是一個同步狀態(tài)機,通過測試模式選擇TMS和時鐘信號TCK來控制其狀態(tài)機。通過測試模式選擇TMS和時鐘信號TCK *控制其狀態(tài)轉移,實現(xiàn)IEEE1149.1標準所確定的測試邏輯電路的工作時序。
?。?)指令寄存器
指令寄存器是串行移位寄存器,通過它可以串行輸入執(zhí)行各種操作的指令。
?。?)數(shù)據(jù)寄存器組
數(shù)據(jù)寄存器組是一組串行移位寄存器。操作指令被串行裝入由當前指令所選擇的數(shù)據(jù)寄存器,隨著操作的進行,測試結果被串行移出。其中:
·器件ID寄存器:讀出在芯片內固化的D號。
·旁路寄存器:1位移位寄存器,用一個時鐘的延遲把TDI連接至TDO,使測試者在同一電路板測試循環(huán)內訪問其他器件。
·邊界掃描寄存器(掃描鏈):截取ARM處理器核與芯片引腳之間的所有信號,組成專用的寄存器位。
評論