<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > JTAG接口的結構組成

          JTAG接口的結構組成

          作者: 時間:2011-12-08 來源:網(wǎng)絡 收藏
          JTAG調試接口的結構如圖1所示。它由測試訪問端口TAP(Test Access Port)控制器、旁路(bypass)寄存器、指令寄存器和數(shù)據(jù)寄存器,以及與兼容的ARM架構處理器組成;處理器的每個引腳都有一個移位寄存單元,稱為邊界掃描單元BSC(Boundary Scan Cell),它將JTAG電路與處理器核邏輯電路聯(lián)系起來,同時,隔離了處理器核邏輯電路與芯片引腳;所有的邊界掃描單元構成了邊界掃描寄存器BSR,該寄存器電路僅在進行JTAG測試有效,在處理器核正常工作時無效。

          JTAG調試接口不意圖

            圖1 JTAG調試接口示意圖

           ?。?)TAP(測試訪問端口)控制器

            TAP控制器對嵌入在ARM處理器核內部的測試功能電路的訪問控制,是一個同步狀態(tài)機,通過測試模式選擇TMS和時鐘信號TCK來控制其狀態(tài)機。通過測試模式選擇TMS和時鐘信號TCK *控制其狀態(tài)轉移,實現(xiàn)IEEE1149.1標準所確定的測試邏輯電路的工作時序。

           ?。?)指令寄存器

            指令寄存器是串行移位寄存器,通過它可以串行輸入執(zhí)行各種操作的指令。

           ?。?)數(shù)據(jù)寄存器組

            數(shù)據(jù)寄存器組是一組串行移位寄存器。操作指令被串行裝入由當前指令所選擇的數(shù)據(jù)寄存器,隨著操作的進行,測試結果被串行移出。其中:

            ·器件ID寄存器:讀出在芯片內固化的D號。

            ·旁路寄存器:1位移位寄存器,用一個時鐘的延遲把TDI連接至TDO,使測試者在同一電路板測試循環(huán)內訪問其他器件。

            ·邊界掃描寄存器(掃描鏈):截取ARM處理器核與芯片引腳之間的所有信號,組成專用的寄存器位。



          關鍵詞: JTAG接口

          評論


          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();