PCI總線系統(tǒng)體系結(jié)構(gòu)

PCI （Peripheral Component Interconnect）總線是一種高性能局部總線，是為了滿足外設(shè)間以及外設(shè)與主機(jī)間高速數(shù)據(jù)傳輸而提出來的。在數(shù)字圖形、圖像和語音處理，以及高速實(shí)時(shí)數(shù)據(jù)采集與處理等對(duì)數(shù)據(jù)傳輸率要求較高的應(yīng)用中，采用PCI總線來進(jìn)行數(shù)據(jù)傳輸，可以解決原有的標(biāo)準(zhǔn)總線數(shù)據(jù)傳輸率低帶來的瓶頸問題。PCI是目前計(jì)算機(jī)插卡式外設(shè)總線的事實(shí)標(biāo)準(zhǔn)。

PCI提供了一組完整的總線接口規(guī)范，其目的是描述如何將計(jì)算機(jī)系統(tǒng)中的外圍設(shè)備以一種結(jié)構(gòu)化和可控化的方式連接在一起，同時(shí)它還刻畫了外圍設(shè)備在連接時(shí)的電氣特性和行為規(guī)約，并且詳細(xì)定義了計(jì)算機(jī)系統(tǒng)中的各個(gè)不同部件之間應(yīng)該如何正確地進(jìn)行交互。

同舊式的ISA總線不同，PCI將計(jì)算機(jī)系統(tǒng)中的總線子系統(tǒng)與存儲(chǔ)子系統(tǒng)完全地分開，CPU通過一塊稱為PCI橋（PCI-Bridge）的設(shè)備來完成同總線子系統(tǒng)的交互，如下圖所示：

　　由于使用了更高的時(shí)鐘頻率，因此PCI總線能夠獲得比ISA總線更好的整體性能。PCI總線的時(shí)鐘頻率一般在25MHz到33MHz范圍內(nèi)，有些甚至能夠達(dá)到66MHz或者133MHz，而在64位系統(tǒng)中則最高能達(dá)到266MHz。盡管目前PCI設(shè)備大多采用32位數(shù)據(jù)總線，但PCI規(guī)范中已經(jīng)給出了64位的擴(kuò)展實(shí)現(xiàn)，從而使PCI總線能夠更好地實(shí)現(xiàn)平臺(tái)無關(guān)性，現(xiàn)在PCI總線已經(jīng)能夠用于IA-32、Alpha、PowerPC、SPARC64和IA-64等體系結(jié)構(gòu)中。

　　PCI總線具有五個(gè)非常顯著的優(yōu)點(diǎn)，使得它能夠完成最終取代ISA總線這一歷史使命：

　　● PCI總線的地址總線與數(shù)據(jù)總線是分時(shí)復(fù)用的，

　　● 在計(jì)算機(jī)和外設(shè)間傳輸數(shù)據(jù)時(shí)具有更好的性能；

　　● 能夠盡量獨(dú)立于具體的平臺(tái)；

　　● 可以很方便地實(shí)現(xiàn)即插即用；

　　● 中斷共享的實(shí)現(xiàn)

　　下圖是一個(gè)典型的基于PCI總線的計(jì)算機(jī)系統(tǒng)邏輯示意圖，系統(tǒng)的各個(gè)部分通過PCI總線和PCI-PCI橋連接在一起。從圖中不難看出，CPU和RAM需要通過PCI橋連接到PCI總線0（即主PCI總線），而具有PCI接口的顯卡則可以直接連接到主PCI總線上。PCI-PCI橋是一個(gè)特殊的PCI設(shè)備，它負(fù)責(zé)將PCI總線0和PCI總線1（即從PCI主線）連接在一起，通常PCI總線1稱為PCI-PCI橋的下游（downstream），而PCI總線0則稱為PCI-PCI橋的上游（upstream）。圖中連接到從PCI總線上的是SCSI卡和以太網(wǎng)卡。為了兼容舊的ISA總線標(biāo)準(zhǔn)，PCI總線還可以通過PCI-ISA橋來連接ISA總線，從而能夠支持以前的ISA設(shè)備。圖中ISA總線上連接著一個(gè)多功能I/O控制器，用于控制鍵盤、鼠標(biāo)和軟驅(qū)。

　　PCI總線在同一時(shí)刻只能供一對(duì)設(shè)備完成傳輸，這就要求有一個(gè)仲裁機(jī)構(gòu)(Arbiter)，來決定在誰有權(quán)力拿到總線的主控權(quán)。在PCI應(yīng)用系統(tǒng)中，如果一個(gè)設(shè)備取得了總線控制權(quán)，就稱之為“主設(shè)備”，而被主設(shè)備選中以進(jìn)行通信的設(shè)備稱為“從設(shè)備”或“目標(biāo)設(shè)備”。

　　在做數(shù)據(jù)傳輸時(shí)，由一個(gè)PCI設(shè)備做發(fā)起者(主控，Initiator或Master)，而另一個(gè)PCI設(shè)備做目標(biāo)(從設(shè)備，Target或Slave)?？偩€上的所有時(shí)序的產(chǎn)生與控制，都由Master來發(fā)起。