SoC的技術(shù)支持及嵌入式系統(tǒng)設計

摘 要： 與ASIC設計的其他技術(shù)一樣，SoC的出現(xiàn)是以許多技術(shù)支撐為條件的。這些技術(shù)包括深亞微米工藝技術(shù)、IP核的優(yōu)化及重用技術(shù)、EDA技術(shù)、軟/硬件協(xié)同設計技術(shù)。文中討論了SoC支撐技術(shù)和SoC階段嵌入式系統(tǒng)設計的作用。

關(guān)鍵詞：嵌入式系統(tǒng) 高級語言 基本性能 　編程特點

引 言

　　SoC（System on Chip）可以譯為"系統(tǒng)集成芯片"，意指它是一個產(chǎn)品，是一個有專用目標的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部內(nèi)容；SoC也可以譯為"系統(tǒng)芯片集成"，意指它是一種技術(shù)，用以實現(xiàn)從確定系統(tǒng)功能開始，到軟/硬件劃分，并完成設計的整個過程。

　　作為ASIC（Application Specific IC）設計方法學中的新技術(shù)，SoC始于20世紀90年代中期。1994年MOTORLA發(fā)布的Flex CoreTM系統(tǒng)（用來制作基于68000TM和Power PCTM的定制微處理器）和1995年LSI Logic公司為SONY公司設計的SoC，可能是基于IP（Intellectual Property）核完成SoC設計的最早報導。由于SoC可以充分利用已有的設計積累，顯著地提高ASIC的設計能力，因此發(fā)展非常迅速。在2000年的CICC（Custom IC Conference）會議上，MOTORLA SoC 設計技術(shù)研究部主任 Joe Pumo作了主題報告（key note），題目是"SoC：The Convergence Point for Solution of the 21st century[1]。CICC是ASIC設計領(lǐng)域最高層次的國際學術(shù)會議。它的主題報告一般代表著ASIC設計領(lǐng)域的技術(shù)發(fā)展趨勢，也說明SoC在ASIC學術(shù)界和工業(yè)界受到重視的程度。本文擬對SoC支撐技術(shù)及SoC階段嵌入式系統(tǒng)設計的作用作些討論。

一、深亞微米工藝推動SoC的發(fā)展

　　1.IC設計能力與工藝能力

集成電路工藝技術(shù)的發(fā)展表現(xiàn)在兩個方面：一是沿硅片橫向和垂直硅片縱向加工精度的提高，使得器件特征尺寸從亞微米的0.5μm、深亞微米（DSM）的0.35μm一直下降到0.13μm甚至甚深亞微米（VDSM）的0.1μm及以下，并可以形成各種結(jié)構(gòu)； 二是勻場范圍的擴大，使得芯片面積由100 mm2增加到200 mm2甚至300 mm2及以上。每個管子在縮小，芯片面積在擴大，兩者的乘積使得 IC 集成度的CAGR（Commutation Average Growth Rate） 每年達到58％，即1.583 = 4。這就是Moore定律指出的三年翻四番?？梢哉f微電子的加工技術(shù)已經(jīng)達到這樣的程度：可以在硅片上制作出電子系統(tǒng)需要的所有部件，包括各種有源和無源的元器件、互連線，甚至機械部件。 因此，已經(jīng)具備了由電路集成 (IC) 向系統(tǒng)集成（IS）發(fā)展的條件。根據(jù)工藝特點的不同，可以把以集成形式實現(xiàn)的電子系統(tǒng)分為三類：一是有線系統(tǒng)，二是無線系統(tǒng)(RF)，三是微機械系統(tǒng)（MEMS）。第一、二類都是以電學信號為第一物理量作為系統(tǒng)的輸入，只是信號饋入的方式不同；第三類則是以力學、光學、化學等信號為第一物理量輸入系統(tǒng)。MEMS接收各種不同屬性信號的傳感器(sensor)也將集成在系統(tǒng)之中。在這三類系統(tǒng)中，第一類是系統(tǒng)集成的基礎(chǔ)，第二、三類系統(tǒng)在完成信號轉(zhuǎn)換之后也將送入第一類系統(tǒng)處理。

　　IC工藝的發(fā)展也給人們帶來一些憂慮，這就是所謂的"極限"問題。擔心Moore定律是否有效，現(xiàn)行的硅基工藝還能持續(xù)多久?這個問題已經(jīng)討論了10年。在這10年的IC發(fā)展中可以得出這樣的結(jié)論：21世紀，起碼是21世紀前半，系統(tǒng)集成仍然是以硅基工藝實現(xiàn)。盡管微電子學在化合物和其他新材料方面的研究取得了很大進展，但全世界數(shù)以萬億計的設備和技術(shù)投入，已經(jīng)使硅基工藝形成非常強大的產(chǎn)業(yè)能力。同時，長期的科研投入已使得人們對硅及其衍生物各種屬性的了解達到十分深刻、十分透徹的地步，成為自然界100多種元素之最，這是非常寶貴的知識積累。產(chǎn)業(yè)的能力和知識的積累決定著硅基工藝起碼將在30~50年內(nèi)起骨干作用，還將繼續(xù)發(fā)展。即使是Moore定律不再有效，硅工藝為IC設計提供的加工能力也足夠使用幾十年。

　　在工藝能力提高的同時，IC的設計能力也在不斷提高，不過提高的速度低于工藝能力。它的CAGR每年只有21%，每三年只翻1.8番（1.213=1.77）。圖1畫出了設計能力與工藝能力的發(fā)展趨勢。

　　幾十年IC的發(fā)展實際上并未發(fā)生如圖1中兩條直線表示的設計能力與工藝能力的剪刀差，這是由于新的ICCAD工具不斷出現(xiàn)，使得IC設計能力大約每十年出現(xiàn)一次階躍式的提高，有效地縮小了與工藝能力的差距。圖1示意地畫出了這幾次階躍： ① 表示20世紀70年代的版圖編輯系統(tǒng)，即第一代ICCAD，把IC中的重復結(jié)構(gòu)建立版圖庫，利用系統(tǒng)的復制功能，提高了版圖設計效率；② 表示80年代出現(xiàn)的以門陣列、標準單元布局布線為主要內(nèi)容的第二代ICCAD系統(tǒng)，由于這套系統(tǒng)已經(jīng)把IC的電學功能納入設計之中，自此ICCAD系統(tǒng)更多地稱為EDA；③ 表示90年代出現(xiàn)的綜合（synthesis）系統(tǒng)，把設計水平從原理圖輸入提高到行為描述，這就是第三代EDA，進一步縮短了設計周期，提高了設計效率。IC設計能力的提高，特別是已經(jīng)形成的三次階躍，雖然不能完全解決滯后于工藝水平的問題，但也基本上充分利用了工藝技術(shù)所提供的集成能力。

　　IC設計能力的三次階躍都是以不同層次的建庫為基礎(chǔ)，而且建庫單元的規(guī)模也越來越大，從基本單元電路，到功能模塊，甚至于子系統(tǒng)。這樣可以充分利用已有的設計積累，實現(xiàn)設計重用，提高設計的起點。

　　在工藝技術(shù)進入DSM之后，設計能力滯后于工藝的狀況再一次突出。這是因為DSM使得半導體器件和電路互連線都出現(xiàn)了更為復雜的本征效應和寄生效應，是IC設計需要面對的挑戰(zhàn)。解決或者緩解這個問題更須進一步利用設計積累，提高設計起點，把已有優(yōu)化的子系統(tǒng)甚至系統(tǒng)級模塊納入到新的系統(tǒng)設計之中,實現(xiàn)系統(tǒng)芯片集成。這就是圖1 中④表示的第四次階躍--SoC技術(shù)。已有的子系統(tǒng)級、系統(tǒng)級的優(yōu)秀設計是實現(xiàn)SoC設計的基礎(chǔ)，它們都包含有大量的創(chuàng)造性勞動，已經(jīng)具有IP的價值。

2.IC產(chǎn)業(yè)的分工

　　IC技術(shù)的迅速發(fā)展得益于IC產(chǎn)業(yè)內(nèi)部的細致分工，圖2示意地畫出分工過程，SoC技術(shù)正是IC產(chǎn)業(yè)分工的體現(xiàn)。確切地說，60年代的IC產(chǎn)業(yè)應該是半導體產(chǎn)業(yè)，當時的廠家沒有分工，所掌握的技術(shù)十分全面，最典型的代表就是Fairchild公司，不但生產(chǎn)晶體管、集成電路，就連擴散爐都自己制作，如圖2中的第一行所示。到了70年代開始分工，半導體工藝設備和ICCAD設備成為獨立產(chǎn)業(yè)，以其精湛的專業(yè)技術(shù)為IC廠家提供高質(zhì)量的設備。此時IC廠家可以有更多的精力用于產(chǎn)品的設計與工藝的研究。到了80年代，工藝設備生產(chǎn)能力已經(jīng)相當強大，而且費用也十分昂貴，IC廠家自己的設計已不足以供其飽和運行。因此開始承接對外加工，繼而由部分到全部對外加工，形成了Foundry加工和Fabless設計的分工。IC產(chǎn)業(yè)的這一次分工，再加上ICCAD工具發(fā)展為EDA系統(tǒng)和大批沒有半導體背景的系統(tǒng)設計師提供了直接介入IC設計的條件。由于系統(tǒng)設計師來自國民經(jīng)濟的各行各業(yè)，因此使得IC的作用也滲透到各行各業(yè)，開拓了IC的應用領(lǐng)域，擴大了對IC的需求。80年代的這次分工是IC發(fā)展過程中的一次重要分工，極大地推動了IC產(chǎn)業(yè)的發(fā)展。

　　在這一時期，一般的Fabless都有自己的測試，這是因為測試與銷售關(guān)系密切，同時也是因為當時的產(chǎn)品功能還不甚復雜，所需測試設備還不算太貴，因此有自己建立測試條件的可能性。隨著集成規(guī)模的提高和產(chǎn)品功能的增加，完成測試所需的設備已經(jīng)十分昂貴，到了以秒計價的程度，而且測試能力也非常強大，一個Fabless公司已不能使其飽滿運行。因此到90年代，測試也成為獨立產(chǎn)業(yè)分離出去。至此，只要有設計能力和市場支持，就能把一個IC公司辦得很好。

　　IC產(chǎn)業(yè)最近的一次分工始于90年代末，目前仍在進行。這就是IC設計產(chǎn)業(yè)中的系統(tǒng)設計和IP設計的分工，形成了以SoC技術(shù)為主的chipless設計方式。這次分工對IC產(chǎn)業(yè)的推動將不亞于80年代Fabless與Foundry的分工。

二、IP在SoC中的地位

　　在IC設計中，IP成為獨立技術(shù)的時間雖然不長，但發(fā)展卻非常迅速。ASIC領(lǐng)域許多文集、報告中有關(guān)IP的內(nèi)容劇增。CICC 1997年會議文集的"單元建庫"分冊已有IP的報導[2]，1998年CICC的文集關(guān)于IP的報導就增加到3個分冊[3]，1999年美國ICE（IC Engineering）編輯的"ASIC Status'99"討論IP的篇幅占到了1/3。IP技術(shù)受到廣泛重視的主要原因是它為SoC的設計提供了有效途徑，是SoC的技術(shù)支撐。

1.IP技術(shù)的進展

　　實際上，IP的概念在IC設計中已經(jīng)使用了將近20年，應該說標準單元庫（standard cell lib）就是IP的一種形式[4]。工藝加工廠（Foundry）為擴大業(yè)務，便以精心設計并經(jīng)過工藝驗證的標準單元吸引IC設計師成為它的客戶，向他們免費提供數(shù)據(jù)資料；IC設計師也樂于使用成熟、優(yōu)化的單元完成設計，既可以提高效率，又可以減少設計風險。設計師一旦以這些數(shù)據(jù)完成設計，自然也就要到這家Foundry去做工藝流片，這樣，F(xiàn)oundry便達到擴大營業(yè)的目的。使用者除與Foundry簽定"標準單元數(shù)據(jù)不擴散協(xié)議"之外，無須另交單元庫的使用費，因此Foundry并沒有直接收到IP的效益，只是通過擴大營業(yè)間接收到單元庫的IP效益。這就是IP的最初級形式。

　　今天的IP已遠不是這個水平，已經(jīng)成為IC設計的一項獨立技術(shù)，成為實現(xiàn)SoC設計的技術(shù)支撐，成為ASIC設計方法學中的學科分支。

　　從集成規(guī)模上說，現(xiàn)在的IP庫已經(jīng)包含有諸如8051和ARM7等微處理器、320C30等數(shù)字信號處理器、MPEGII等數(shù)字信息壓縮/解壓器在內(nèi)的IC模塊，這些模塊都曾是具有完整功能IC產(chǎn)品，廣泛用來與其他功能塊一起在PCB上構(gòu)成系統(tǒng)的主板。如今微電子技術(shù)已經(jīng)具有實現(xiàn)系統(tǒng)集成的功能，因此這些IC便以模塊"核"（core）的形式嵌入ASIC和SoC之中。

　　從設計來源上說，單純靠Foundry設計IP模塊已遠不能滿足系統(tǒng)設計師的要求。今天的IP庫需要廣開設計源頭，匯納優(yōu)秀模塊。不論出自誰家，只要是優(yōu)化的設計，與同類模塊相比達到芯片面積最小、運行速度最快、功率消耗最低、工藝容差最大，就有人肯于花錢使用這個模塊的"版權(quán)"，便可以納入IP庫，成為IP的一員。

2.IP設計的層級

　　由于今天IP模塊的集成規(guī)模已經(jīng)達到系統(tǒng)級的水平，按照ASIC設計方法學的要求已經(jīng)需要完成行為(behavior)、結(jié)構(gòu)(structure)和物理(physical)三個設計域（design domain）的設計，因此，這些模塊/子系統(tǒng)也就在三個層級上分別成為了軟IP(soft IP)、固IP（firm IP）和硬IP（hard IP）[5]。

　　軟IP是設計投入最少的層級，只完成RTL級的行為設計，以硬件描述語言描述文本的形式提交使用。這個HDL描述一定經(jīng)過仿真驗證，使用者可以用它綜合出正確的門級網(wǎng)表。軟IP一定是優(yōu)化的行為域設計，與其他設計相比它所需的硬件開銷最小。軟IP的優(yōu)點是有最大的便攜性，不受實現(xiàn)條件的限制，同時也給后續(xù)設計留有更大的創(chuàng)新空間，使用者根據(jù)單元庫的條件可以完成更具新意的結(jié)構(gòu)設計。軟IP最主要的缺點是對模塊的預測性太低，增加了設計的風險，使用者在后續(xù)的設計中仍有發(fā)生差錯的可能。

　　固IP比軟IP有更大的設計深度，已完成了門級綜合、時序仿真等設計階段，以門級網(wǎng)表的形式提交使用。只要用戶單元庫的時序參數(shù)與固IP相同，就具有正確完成物理設計的可能性。硬IP是IP模塊的最高層級，涉及廣泛內(nèi)容，將在下一節(jié)中重點討論。

　　長期以來，ASIC設計能力低于IC工藝能力的狀況一直困擾著IC設計師和EDA設計師，因此，不得不采用比最先進滯后兩代的工藝制作ASIC。當DRAM已經(jīng)使用0.18μm制作，CPU采用0.25μm工藝的時候，而制作ASIC仍然采用0.35μm，甚至0.5μm的工藝。IP技術(shù)的形成將對縮小設計與工藝能力的差距，直到扭轉(zhuǎn)設計落后的局面發(fā)揮重要作用。

　　由于IP重用使雙方受益：IP提供者可以獲得直接效益；IP使用者，特別是硬件IP使用者，不僅可以節(jié)省開發(fā)費用，因為自己研制所花的費用遠多于使用IP的費用，而且更重要的是減少了設計風險，縮短了設計周期，因此IP技術(shù)一經(jīng)形成便迅速發(fā)展。據(jù)ICE的統(tǒng)計和預計，1995年的ASIC設計中只有9%使用IP，到1997年已上升至20%，1999年達到47% ，預計到2003年將有84% 的 ASIC 設計使用IP ，未使用IP的ASIC只有 16%。

3.硬IP設計的重要性

　　硬IP是IP的最高形式，同時也是最主要的形式。一定意義上說IP技術(shù)是從硬IP開始的，即把IC產(chǎn)品變成設計中可重復使用的IP模塊。國際上對硬IP的開發(fā)和應用都非常重視，特別是近幾年發(fā)展迅速，1998年比1997年增長80%，1999年比1998年增長50%。

　　硬IP受到重視，首先，是因為它們可靠。這些IP模塊的設計可以說是精雕細刻，設計與工藝的結(jié)合也是久經(jīng)考驗，使用這些硬IP完成系統(tǒng)設計不必再為模塊擔心，可以把精力全部用在模塊的銜接上。其次，是硬模塊使用方便，IP提供者把模塊的芯片尺寸、端口位置、邏輯功能、時序關(guān)系以及驅(qū)動能力、功率消耗等等數(shù)據(jù)全部提交，系統(tǒng)設計者只須在芯片的適當位置留出IP模塊的空間，把I/O端口銜接對準就算完成了對這個模塊的處理，可以非常方便地完成IP模塊的嵌入。第三，是硬IP的設計有相當難度，特別是在DSM階段，密集的布局，窄長的互連，都引入十分嚴重的寄生效應；再加上高頻率運轉(zhuǎn)的要求，更增加了設計難度，需要投入大量的物理設計?？梢赃@樣說，SoC中的DSM設計主要體現(xiàn)在硬IP之中。所以，人們希望把這樣的設計作為硬IP，省去重復開發(fā)的費用，況且重復開發(fā)還不一定能達到如此優(yōu)化的程度。這里強調(diào)硬IP決無輕視軟IP、固IP之意。對提出優(yōu)化算法設計師的睿智，對做出創(chuàng)新結(jié)構(gòu)設計師的才華應予十分重視，只有以這些算法和結(jié)構(gòu)做基礎(chǔ)，才能做出高質(zhì)量的硬IP。每個硬IP都包含有軟IP、固IP的成果。硬IP向使用者提供包括物理版圖在內(nèi)的全套設計的使用權(quán)，是可以落實在硅片上的IP，因此也稱為"Silicon Intellectual Property（SIP）"。

4.IP的標準

　　隨著對SoC重要性認識的日益深入，國內(nèi)IC界對IP的談論也越來越多，有些對IP的理解不夠十分準確，比如把以前做過的IC設計都認為是IP。目前，盡管對IP還沒有統(tǒng)一的定義，但IP的實際內(nèi)涵是有界定的。

　　首先，它必須是為了易于重用而按嵌入式專門設計的。即使是已經(jīng)被廣泛使用的產(chǎn)品，在決定作為IP之前，一般來說也須要再做設計，使其更易于在系統(tǒng)中嵌入。比較典型的例子是嵌入式RAM[6]，由于嵌入后已經(jīng)不存在引線壓點的限制，所以在分立電路中不得不采取的措施，包括地址分時復用、數(shù)據(jù)串并轉(zhuǎn)換以及行列等分譯碼等，在嵌入式RAM中都可以去掉，不僅節(jié)省了芯片面積，而且大幅提高了運算速度。

　　其次，是實現(xiàn)IP模塊的優(yōu)化設計。優(yōu)化的目標通常為"四最"，即芯片的面積最小、運算速度最快、功率消耗最低、工藝容差最大。所謂工藝容差大是指所做的設計可以經(jīng)受更大的工藝波動，是提高加工成品率的重要保障。這樣的優(yōu)化目標是使用全自動化設計過程難于達到的，可是對于IP又必須達到，因為它要重復使用千百次，甚至更多。IP的每一點優(yōu)化都將產(chǎn)生千百倍甚至更多的倍增效益。因此基于晶體管級的IP設計便成為完成IP設計的重要，或許也是主要方法。

　　第三，要符合IP標準。與其他IC產(chǎn)品一樣，IP進入流通領(lǐng)域后，也需要有標準。于是1996年以后，RAPID (Reusable APplication-specific Intellectual-property Developers)、VSIA（Virtual Socket Interface Alliance）等組織相繼成立，協(xié)調(diào)并制訂IP重用所需的參數(shù)、文檔、檢驗方式等形式化的標準，以及IP標準接口、片內(nèi)總線等技術(shù)性的標準。雖然這些工作已經(jīng)開展幾年，也制訂了一些標準，但至今仍有大量問題要解決，例如不同嵌入式處理器協(xié)議的統(tǒng)一、不同IP片內(nèi)結(jié)構(gòu)的統(tǒng)一等，都是十分復雜的問題。

　　可以想到，要完成一個易于嵌入的、實現(xiàn)優(yōu)化的、符合標準的IP設計，需要更大的工程投入，一般來說要比一次性應用的設計增加2～7倍。因此，有些IP的使用費要價很高也是可以理解的。

三、嵌入式系統(tǒng)的設計

　　嵌入式系統(tǒng)與SoC之間并沒有明確的界定。按通常的理解，嵌入式系統(tǒng)更多地是指對單片機系統(tǒng)所做的集成，是SoC的一個子集。SoC則是指更廣泛的系統(tǒng)集成。

1.單片機的歷史功績

　　單片機在推動IC應用，促進IC發(fā)展方面發(fā)揮過而且還將繼續(xù)發(fā)揮重要作用。單片機以微處理器為核心，在相應的應用環(huán)境下開發(fā)出軟件寫入碼點，再配上周邊的外圍電路，就構(gòu)成了應用于各行各業(yè)的單片機系統(tǒng)，上至精密儀器的自動控制，下至家電、玩具的多種功能，都離不開單片機在其中發(fā)揮作用。

　　單片機需要微處理器，促進了微處理器電路的生產(chǎn)，使之成為IC家族中所占份額最大的一個成員；單片機需要寫入碼點，促進了EPROM、Flash等非揮發(fā)存儲工藝的發(fā)展，簡化了編程過程。單片機在一個領(lǐng)域的應用，又啟發(fā)了其他領(lǐng)域的應用，對微處理器的功能提出了更多的要求，因此推動了微處理器不斷設計出新版本。單片機的廣泛應用使得單片機系統(tǒng)成了集成電路滲入各行各業(yè)的"先驅(qū)"，同時也使得單片機成了IC需求的大戶之一。所以單片機對IC的發(fā)展特別是對微處理器電路的發(fā)展，功不可沒。

　　可以說基于單片機的嵌入式系統(tǒng)是SoC的最初形式。有些單片機系統(tǒng)，例如家電控制器等，有著非常廣大的市場。對于這種單片機實現(xiàn)系統(tǒng)集成，把所用的微處理器和外圍電路集成為一個芯片，這樣做不僅可以降低成本，提高可靠性，同時還有利于保護知識產(chǎn)權(quán)。這就構(gòu)成了SoC的最初形式。不少Foundry為了擴大營業(yè)范圍，建立了嵌入式微處理器的渠道，為嵌入式系統(tǒng)的設計和加工提供了方便。當然，使用者要對Foundry多付一定的費用，F(xiàn)oundry也要向微處理版權(quán)的擁有者付費。這就形成了IP有償使用的模式。

　　盡管今天，SoC設計的范圍、IP的種類和水平以及EDA工具的能力都比單片機系統(tǒng)所需的條件完備了許多，但是單片機系統(tǒng)的編程、開發(fā)過程和面向市場、對準應用的特點，都對SoC的發(fā)展有重要啟發(fā)。

2.SoC階段的嵌入式系統(tǒng)設計

　　進入SoC階段，嵌入式系統(tǒng)設計所面對的工藝條件、 IP水平、 EDA能力、 軟硬件協(xié)同設計-- H/S Codes方法都有了很大的變化。嵌入式系統(tǒng)設計師所能得到的條件也更加完備，因此更可以施展其系統(tǒng)設計的才華。

（1）向chipless公司發(fā)展

　　正如當年單片機系統(tǒng)以其面向應用為特點一樣，嵌入式系統(tǒng)設計師面向市場的首要任務沒有改變。嵌入式系統(tǒng)設計師首先是該應用領(lǐng)域的系統(tǒng)設計師，全面了解應用的需求，能提出帶有前瞻性的設計方案；同時應了解IP核的功能及行情，很快便能利用所需的IP核再加上膠連邏輯（glue logic）完成系統(tǒng)。這就是chipless的運作模式。

　　以SoC技術(shù)為主的chipless是指不再做具體模塊芯片的設計。按這種模式運作的公司，依據(jù)電子市場需求和IP供給能力，提出系統(tǒng)功能描述，然后完成各IP模塊在芯片上的拼接，再按Fabless模式完成SoC制作，便可把產(chǎn)品投入市場。顯然，這種模式一定會受到系統(tǒng)設計師的歡迎。他們可以如當年把IC芯片安裝在PCB上一樣在硅片上進行IP模塊的布局，完成SoC的設計。由于所提方案是有前瞻性的，所選IP是優(yōu)化的，所用的設計工具是有效的，再加上所用的加工是穩(wěn)定的，所以這樣的產(chǎn)品具有了能在市場上一炮打響的條件。即使考慮到市場風險，成功率只有1/5，那個成功產(chǎn)品取得的占領(lǐng)市場的經(jīng)濟效益已足以使得公司取得成功。

　　IC設計公司的盈利主要在兩個階段。第一個階段是搶占市場階段。產(chǎn)品領(lǐng)先，市場獨占，即在所謂的"leading edge"位置，可以取得相當高的新品差價收益。不過這個階段一般維持不長，產(chǎn)品所具有的前瞻性逐漸消退，競爭對手會以"me too"的方式擠占進來，因此需要及時轉(zhuǎn)入第二階段，創(chuàng)造新的IP，優(yōu)化系統(tǒng)設計，實現(xiàn)更大成品率和更低的單件成本，以求得產(chǎn)品批量上市的收益。chipless 模式的IC公司在這兩個階段把握住市場和技術(shù)，就能高出一籌，在激烈的競爭中取得勝利。

　　至于chipless所用的IP，主要以最佳的性能/價格比為目標，只要是市場提供的、信譽可靠的都可以使用。在相同條件下，盡量選用國內(nèi)IP，以支持國內(nèi)IC業(yè)的發(fā)展。

（2）熟悉IP市場

　　正如當年單片機系統(tǒng)設計師十分熟悉芯片市場一樣，嵌入式系統(tǒng)設計師要對IP市場十分熟悉。美國ICE主編的"ASIC Status99"中對IP有這樣的描述：

　　"Yesterday's chips are today's reusable IP blocks，and can be combined with other functions，like Video，Audio，Analog，and I/O，to formulate what we now know as system on chip（SoC）"

　　這個描述比較清楚地說明IP對于嵌入式設計師的重要性。

　　熟悉IP市場首先要熟悉IP的功能、性能以及使用費用，這點與買芯片裝系統(tǒng)差別不大。其次，要了解它的工藝依托狀況，這點是用分立組件搭系統(tǒng)不曾遇到的。SoC最終要去工藝制作，而各家Foundry的工藝又不盡相同，DSM階段各家工藝之間的差異會更突出一些。因此在SoC設計時，一定要注意所選IP的工藝兼容性。

　　IP進入市場運作，通常是以Foundry和EDA為載體。EDA系統(tǒng)裝入的IP一般只提供功能描述，為SoC設計仿真提供IP功能的黑盒。IP裝入EDA系統(tǒng)既有利于EDA銷售，又有利于IP的推廣，因此這種形式的IP資料通常是隨EDA系統(tǒng)無償提供的。與EDA不同，F(xiàn)oundry提供的是IP實體，是可以付諸工藝流片的全套設計。在得到IP版權(quán)持有者的許可之后，F(xiàn)oundry便可以有償提供IP的"使用版"。所謂"使用版"是不可閱讀的版本，不能通過它了解設計的細節(jié)，但可以使用。使用者可以方便地把它嵌入到自己的設計之中。

　　在市場運作中，IP的使用費用可以有多種方式，包括一次買斷，按設計付費，按產(chǎn)品提成等等。無論哪種方式，一般說，新版本的、功能強的IP要價都很高。因此，只有所設計的嵌入式系統(tǒng)有足夠大的市場，才可以從使用IP中取得效益。

　　就目前情況看，利用國外IP完成的SoC設計已有不少，但尚無國產(chǎn)的IP問世，眼看著高額利潤流去。早些年，我們買進口芯片裝系統(tǒng)，高額利潤被芯片拿走。現(xiàn)在，我們自己做SoC芯片，但要用國外IP，高額利潤又被IP拿走。因此，與IC設計師合作開發(fā)出我們自己的IP也是系統(tǒng)設計師的光榮使命。

結(jié)束語

　　系統(tǒng)集成依靠的是非常廣闊的廣譜背景，一個人或幾個人包打天下的可能性已經(jīng)很小。如果說在IP模塊設計中更多體現(xiàn)物理背景的話，包括電路的、器件的、工藝的，甚至分子的、原子的，那么系統(tǒng)級設計將更多體現(xiàn)系統(tǒng)背景，包括功能的、行為的、算法的、架構(gòu)的、設置思路的。赤橙黃綠青藍紫，系統(tǒng)集成的廣譜背景襯映著一個七彩紛呈的絢麗世界。

參考文獻

1 SoC: The Convergence Point for Solutions of the 21st Century. Keynote of IEEE CICC '2000

2 Core-Based Chip Design. session 6, IEEE CICC '97, p.87~111, 1997

3 System-on-a-Chip Integration. session 6; IP Creation and Management. session 13; DSM Issues, Tools and Methodologies. session 27. IEEE CICC '98, 1998

4 Terry Coston W. Issues for Fabless Design Companies Moving Towards Deep Submicron System on a Chip Design. IEEE CICC '98, p.581, 1998

5 Intellectual Properties Issues. ICE, ASIC Status '99, p.8, 1999

6 Tadaaki Yamauchi, Mitsuya Kinoshita, Teruhiko Amano, Katsumi Dosaka, Kazutami Arimoto, Hideyuki Ozaki and Tsutomu Yoshihara. Design Methodology of Embedded DRAM with Virtual-Socket Architecture. IEEE Journal of Solid-State Circuits, 2001,36(1):46~54

7 Henrik O. Johansson. A Simple Precharged CMOS Phase Frequency Detector. IEEE Journal of Solid-State Circuits, 1998,33(2):295~299

8 Intellectual Properties Issues. ICE, ASIC Status '99, p.4~8, 1999