分解多核 DSP的低功耗與高性能優(yōu)勢

數(shù)字信號處理的目的是對真實(shí)世界的連續(xù)模擬信號進(jìn)行測量或?yàn)V波。因此在進(jìn)行數(shù)字信號處理之前需要將信號從模擬域轉(zhuǎn)換到數(shù)字域，這通常通過模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)。而數(shù)字信號處理的輸出經(jīng)常也要變換到模擬域，這是通過數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)的。

數(shù)字信號處理的算法需要利用計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備如數(shù)字信號處理器（DSP）和專用集成電路（ASIC）等。數(shù)字信號處理技術(shù)及設(shè)備具有靈活、精確、抗干擾強(qiáng)、設(shè)備尺寸小、造價(jià)低、速度快等突出優(yōu)點(diǎn)，這些都是模擬信號處理技術(shù)與設(shè)備所無法比擬的。

德州儀器　

TI TMS320C6678 與TMS320TCI6609多核DSP非常適合諸如油氣勘探、金融建模以及分子動力學(xué)等需要超高性能、低功耗以及簡單可編程性的計(jì)算應(yīng)用。TI 不但為 HPC 提供免費(fèi)優(yōu)化庫，無需花費(fèi)時(shí)間優(yōu)化代碼，便可更便捷地實(shí)現(xiàn)最高性能，而且還支持 C 與 OpenMP 等標(biāo)準(zhǔn)編程語言，因此開發(fā)人員可便捷地移植應(yīng)用，充分發(fā)揮低功耗與高性能優(yōu)勢。

多核幫助您實(shí)現(xiàn)最高性能

TI 基于 C66x KeyStone 的多核 DSP 支持 16 GFLOPs/W 最高性能浮點(diǎn) DSP 內(nèi)核，其正在改變 HPC 開發(fā)人員滿足性能、功耗及易用性等需求的方式。全球電信計(jì)算刀片及多核處理器平臺制造商 Advantech 開發(fā)了 DSPC-8681 多媒體處理引擎 (MPE)，該款半長 PCIe 卡可在 50 W 的極低功耗下實(shí)現(xiàn)超過 500 GFLOP 的性能。除目前提供的 PCIe 卡之外，TI 和 Advantech 還將很快推出支持 1 至 2 萬億次浮點(diǎn)運(yùn)算性能的全長卡，為 HPC 應(yīng)用帶來更高效率更快速度的解決方案，實(shí)現(xiàn)業(yè)界轉(zhuǎn)型。TI 優(yōu)化型數(shù)學(xué)及影像庫以及標(biāo)準(zhǔn)編程模型可幫助 HPC 開發(fā)人員快速便捷實(shí)現(xiàn)最高性能。

德州儀器 (TI) 與德州大學(xué)奧斯汀分校 (UT Austin) 成功將該?？茖W(xué)計(jì)算高密度線性代數(shù)庫（libflame 庫）移植至 TI TMS320C6678 多核數(shù)字信號處理器 (DSP)，成為多內(nèi)核創(chuàng)新的又一里程碑。該移植可帶來所有 libflame 功能，能夠?yàn)橛蜌饪碧?、金融建模以及分子動力學(xué)等眾多高性能計(jì)算 (HPC) 應(yīng)用提供基本軟件構(gòu)件組塊。這一成果不僅展示了 C6678 多核 DSP 可高效實(shí)施這些算法的基本特性，也展示了這些庫移植至 TI DSP 的便捷性。TI C6678 DSP 具有業(yè)界領(lǐng)先的 16 GFLOPs/W 單精度性能，加上 libflame 等優(yōu)化軟件庫，可為 HPC 市場帶來超低功耗解決方案。

CEVA-XC4000 DSP　

CEVA公司推出完全可編程的低功耗DSP架構(gòu)框架CEVA-XC4000，支持用于蜂窩、Wi-Fi、DTV、白色空間(white space)等應(yīng)用的最嚴(yán)苛的通信標(biāo)準(zhǔn)。架構(gòu)以其大獲成功的上一代產(chǎn)品為基礎(chǔ)，利用創(chuàng)新性指令集以軟件方式實(shí)現(xiàn)了通常只能由專用硬件完成的高度復(fù)雜的基帶處理，并樹立了新的功耗里程碑。

CEVA-XC4000架構(gòu)為一個(gè)系列，共有六款完全可編程的DSP內(nèi)核，為調(diào)制解調(diào)器開發(fā)人員提供了廣泛的性能選擇，同時(shí)符合最嚴(yán)苛的功耗限制。利用各內(nèi)核代碼兼容且有統(tǒng)一的開發(fā)基礎(chǔ)結(jié)構(gòu)、優(yōu)化的軟件庫及統(tǒng)一工具鏈的優(yōu)勢，客戶能夠顯著降低軟件開發(fā)成本，同時(shí)在未來產(chǎn)品中復(fù)用軟件投入。

架構(gòu)集成了新的以功耗為導(dǎo)向的創(chuàng)新增強(qiáng)方案，包括CEVA第二代功率調(diào)節(jié)單元(PSU 2.0)。它通過處理器、存儲器、總線和系統(tǒng)資源的細(xì)小單元來實(shí)現(xiàn)對時(shí)鐘和電壓的動態(tài)調(diào)節(jié)。該架構(gòu)還采用了緊耦合擴(kuò)展作為功耗優(yōu)化協(xié)處理器和用于執(zhí)行關(guān)鍵物理層功能間的內(nèi)部連通和接口，從而進(jìn)一步降低功耗。重新調(diào)整帶有低層模塊隔離的流水線同樣是為高度優(yōu)化功耗而設(shè)計(jì)。

集成了增強(qiáng)的系統(tǒng)級機(jī)制、隊(duì)列和接口以提供優(yōu)異的性能；實(shí)現(xiàn)更快的連通性、更高的帶寬、更短的等待時(shí)間及更好的物理層控制。該架構(gòu)利用兩個(gè)獨(dú)立但內(nèi)部混合的高精度指令集，支持最先進(jìn)的4x4和8x8 MIMO算法，從而保證調(diào)制解調(diào)器品質(zhì)。

CEVA-XC4000 DSP架構(gòu)由CEVA-ToolboxTM提供支持，CEVA-ToolboxTM是一個(gè)集成了用于高級矢量處理器的Vec-CTM編譯器技術(shù)的完整軟件開發(fā)環(huán)境，使整個(gè)架構(gòu)能夠以C語言進(jìn)行編程。集成的仿真器能夠?qū)Πù鎯ζ髯酉到y(tǒng)在內(nèi)的整個(gè)系統(tǒng)進(jìn)行精確高效的驗(yàn)證。

飛思卡爾半導(dǎo)體QorIQ Qonverge B4860基帶處理器　

QorIQ Qonverge B4860是在一個(gè)單芯片中支持三個(gè)20 MHz扇區(qū)的LTE基站處理器，每個(gè)扇區(qū)提供300 Mbps下行鏈路和150 Mbps上行鏈路，旨在代替目前的信道卡器件。與類似的但包含分散器件的已部署信道卡相比，它使成本減少了4倍、功率降低3倍。B4860是市場上少數(shù)幾個(gè)支持能夠處理天線IQ示例和回程IP網(wǎng)絡(luò)的真正宏蜂窩基站的解決方案之一，也是首款符合LTE-Advanced標(biāo)準(zhǔn)的SoC，最高可支持60MHz。它還可以同時(shí)支持多種無線接入技術(shù)(即多標(biāo)準(zhǔn))和多模式(即LTE-A、LTE和WCDMA)標(biāo)準(zhǔn)。

通過最新的異構(gòu)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)和Cloud RAN，B4860可以在HetNet中用作宏，或作為面向中繼基站的回程基站，另外相同的器件架構(gòu)可以從小型蜂窩擴(kuò)展至大型蜂窩，使OEM可以在不同的基站形式中使用相同的軟件。在cloud RAN中，它可以在BBU池中使用，提供的基帶處理能力使遠(yuǎn)程無線電頭端的覆蓋范圍超過數(shù)十公里。

該器件可在LTE-Advanced網(wǎng)絡(luò)中商用，8x8天線配置可處理高達(dá)1.8Gbps的聚合吞吐率。

為最終用戶帶來的優(yōu)勢 - B4860提供高用戶容量、吞吐量和低數(shù)據(jù)傳輸延遲，使最終用戶可以實(shí)現(xiàn)高QoS，加上能夠以低信道卡成本和功率同時(shí)處理數(shù)百名活躍用戶，使OEM和運(yùn)營商可以顯著降低其APEX和OPEX，降低最終用戶的服務(wù)成本。

新型 1.2GHz SC3900 Starcore?DSP內(nèi)核在評估中獲得業(yè)界最高性能評分37,460，與最接近的競爭對手產(chǎn)品相比，性能幾乎提高了一倍，該基準(zhǔn)由獨(dú)立信號處理技術(shù)分析機(jī)構(gòu)Berkeley Design Technology, Inc. (BDTI)記錄。該器件中的另一個(gè)重要組件是MAPLE-B基帶加速平臺，除了可以通過非常高的吞吐量支持標(biāo)準(zhǔn)FEC (前向糾錯(cuò))、FFT和UMTS碼片速率處理以外（為內(nèi)核上的其余下行鏈路和上行鏈路處理留有凈空），它還可以支持高級接收器算法的開發(fā)，顯著減少處理延遲并提高精度，另外載波聚合支持還可以提高頻譜效率。